位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第0页 > HYMP125R72MP4-E3/C4 > HYMP125R72MP4-E3/C4 PDF资料 > HYMP125R72MP4-E3/C4 PDF资料1第9页
1
注册240PIN DDR2 SDRAM DIMM内存模块
功能框图
2GB （ 256Mbx72 ） ： HYMP125R72M4
VSS
/ RS0
/ RS1
串行PD
QS0
/ D QS0
Q0
DQ1
DQ2
Q3
QS1
/ D QS1
DQ8
DQ9
Q10
Q11
DM / CS DQS / DQS
DM / CS DQS
I/O0
I/O1
D1 ，D 19 （ DDP ）
I/O2
I/O3
QS9
/ D QS9
DM / CS DQS / DQS
DM / CS DQS / DQ S
I/O0
I/O1
D0 ，D 18 （ DDP ）
I/O2
I/O3
SC L
DM / CS DQ S / DQ S
DM / CS DQS / DQS
I/O0
I/O1
D9 ，D 27 （ DDP ）
I/O2
I/O3
SCL
SD一
U0
A0
A1
A2
SDA
Q4
DQ5
DQ6
Q7
DQS10
/ D QS10
Q12
Q13
Q14
DQ15
W
P
SA 0
SA 1
SA 2
DM / CS DQ S / DQ S
DM / CS DQS
I/O0
I/O1
10 ，D 28 （ DDP）
I/O2
I/O3
V
DD
SPD
V
DD
/V
DDQ
V
REF
串行
PD
DO到D 35
DO到D 35
DO到D 35
/ RS0
/ RS1
QS2
/ D QS2
Q16
DQ17
DQ18
Q19
QS3
/ D QS3
DQ24
DQ25
DQ26
Q27
DM / CS DQS / DQS
DM / CS DQS
I/O0
I/O1
D3 ，D 21 （ DDP）
I/O2
I/O3
DQS11
/ D QS11
DM / CS DQS / DQS
DM / CS DQS / DQ S
I/O0
I/O1
D2 ， D 20 （ DDP ）
I/O2
I/O3
V
SS
DM / CS DQ S / DQ S
DM / CS DQS / DQS
I/O0
I/O1
11 ，D 29 （ DDP ）
I/O2
I/O3
Q20
Q21
Q22
DQ23
DQS12
/ D QS12
Q28
Q29
Q30
DQ31
DM / CS DQ S / DQ S
DM / CS DQS
I/O0
I/O1
D 12 ， D 30 （ DDP ）
I/O2
I/O3
QS8
/ D QS8
B0
CB1
CB2
B3
DM / CS DQS / DQS
DM / CS DQS
I/O0
I/O1
D8 ，D 26 （ DDP ）
I/O2
I/O3
DQS17
/ D QS17
CB4
CB5
CB6
CB7
DM / CS DQ S / DQ S
DM / CS DQS
I/O0
I/O1
17 ，D 35 （ DDP ）
I/O2
I/O3
/ RS0
/ RS1
QS4
/ D QS4
Q32
DQ33
DQ34
Q35
QS5
/ D QS5
Q40
DQ41
DQ42
Q43
DM / CS DQS / DQS
DM / CS DQS
I/O0
I/O1
D5 ， D 23 （ DDP ）
I/O2
I/O3
DQS13
/ D QS13
DM / CS DQS / DQS
DM / CS DQS / DQ S
I/O0
I/O1
D4 ， D2 （ DDP ）
I/O2
I/O3
Q36
Q37
Q38
DQ39
DQS14
/ D QS14
Q44
Q45
Q46
DQ47
DM / CS DQ S / DQ S
DM / CS DQS / DQS
I/O0
I/O1
D13， 31 （ DDP ）
I/O2
I/O3
DM / CS DQ S / DQ S
DM / CS DQS
I/O0
I/O1
14 ，D 32 （ DDP ）
I/O2
I/O3
/ RS0
/ RS1
QS6
/ D QS6
DQ48
DQ49
DQ50
Q51
QS7
/ D QS7
Q56
DQ57
DQ58
Q59
DM / CS DQS / DQS
DM / CS DQS
I/O0
I/O1
D7 ， D 25 （ DDP ）
I/O2
I/O3
DQS15
/ D QS15
DM / CS DQS / DQS
DM / CS DQS / DQ S
I/O0
I/O1
D6 ，D 24 （ DDP ）
I/O2
I/O3
Q52
Q53
Q54
DQ55
QS9
/ D QS9
Q60
Q61
Q62
DQ63
DM / CS DQ S / DQ S
DM / CS DQS / DQS
I/O0
I/O1
15 ，D 33 （ DDP ）
I/O2
I/O3
DM / CS DQ S / DQ S
DM / CS DQS
I/O0
I/O1
D9 ，D 34 （ DDP ）
I/O2
I/O3
/S0*
/S1*
BA0
?
BA 1
A0?A13
/ RAS
/ CAS
/ W ê
CKE0
CKE1
1:2
R
E
G
I
S
T
E
R
/ RS0到/ CS ： SDRAM旗下D 0
?
D 17
/ RS 1 / CS ： SDRAM旗下D 18
?
D35
/RBA0
?
RBA1 = > BA0 -BA1 ： SDRAM旗下D 0 - D35
/RA0
?
RA 12 = > A0 -A12 ： SDRAM旗下D 0 -D 35
/ RRAS = > / RAS ： SDRAM旗下D 0 -D 35
/ RCAS = > / CAS ： SDRAM旗下D 0 - D35
/ RW E = > / W E： SDRAM旗下D 0 - D35
RCKE0 = > CKE 0 ： SDRAM旗下D 0 -D17
RCKE 1 = > CKE1 ： SDRAM旗下D 18 ， D 35
RO DT0 = > DT0 ： SDRAM旗下D 0 -D17
RO DT1 = > DT1 ： SDRAM旗下D 18 - D35
/ RESET
PCK7 = > CK ：注册
/CK0
CK0
P
L
L
PCK0到PCK6 ， PCK8 ， PCK9 = > CK ： SDRAMx D0 - D35
/ PCK0到/ PCK6 ， / PCK8 ， / PC K9 = > / CK ： SD RAMx D0- D35
OE
/ PCK7 = > / CK ：注册
DT0
ODT1
/ RESET **
PCK7**
/ RST
注意事项：
1.寄存器值是22 O HM s ±5 ％ 。
2 / RS 0的DIM M上的前后侧之间/ RS1交替
/PCK7**
* / S0连接到D / CS0和/ S1连接到D / CS1两个寄存器。
** / RESET ， PCK7和/ PCK7连接到这两个寄存器。其它信号连接到两个寄存器。
版本1.0 / 2005年4月
9
