微网
一个集成电路系统公司
引脚说明
表2
引脚数
1, 2, 3
名字
M2004-01
初步规格
GND
OP_IN ， nOP_IN
nOP_OUT ， OP_OUT
雷士， VC
GND
VDD
N0, N1
FOUT ， nFOUT
MR
I / O
GND
CON组fi guration
描述
电源地
4, 9
5, 8
6, 7
10, 14, 26
11, 19, 33
12, 13
15, 16
17
模拟量I / O
模拟量I / O
输入
GND
动力
输入
产量
输入
拉 - 下
未终结
拉 - 下
VCSO
用于外部环路滤波器。参见图2 。
用于外部环路滤波器。参见图2
差分控制电压输入对
电源地
正电源引脚
确定输出分频值的定义
表3C 。 LVCMOS / LVTTL接口电平。
差分输出， 3.3V LVPECL级别。
逻辑高电平复位的参考频率和N
输出分频器。逻辑低电平使能输出。
LVCMOS / LVTTL接口电平。
18
S_CLOCK
输入
拉 - 下
时钟在串行数据出现在S-DATA输入
到移位上的上升沿寄存器
S_CLOCK 。
20
21
22
S-DATA
S_LOAD
nP_LOAD
输入
输入
输入
拉 - 下
拉 - 下
拉 - 下
移位寄存器的串行输入。数据采样的
上升S_CLOCK的边缘。
数据控件从移位寄存器转换成
分频器。 LVCMOS / LVTTL接口电平
并行加载输入。当数据决定
呈现在M5： M0被装入Mdivider ，并
当数据存在于N1： N0设置N个输出
分频值。 LVCMOS / LVTTL接口电平。
23
24
25
REF_ CLK 1
REF_ CLK 0
REF_SEL
输入
输入
输入
拉 - 下
拉 - 下
拉 - 下
输入参考时钟。 LVCMOS / LVTTL接口
的水平。
输入参考时钟。 LVCMOS / LVTTL接口
的水平。
不同的基准时钟之间进行选择
输入作为PLL的参考源。见表3D 。
LVCMOS / LVTTL接口电平。
27, 28, 29, 30, 31
M0，M1， M2，M3， M4的输入
拉 - 下
M分频器输入。数据被锁存低到高
nP_LOAD输入的过渡。 LVCMOS / LVTTL
接口电平。
32
34, 35, 36
M5
DNC
输入
拉 - 下
不要连接。内部测试引脚必须保持
浮动。
微网
324克拉克街
马萨诸塞州伍斯特市01606
联系电话： 508-852-5400
4
传真： 508-852-8456
www.micronetworks.com
