位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第448页 > PSD4235F3V-C-12B81 > PSD4235F3V-C-12B81 PDF资料 > PSD4235F3V-C-12B81 PDF资料2第45页
PSD4235G2
图23.接口的PSD与80C51XA -G3
D[15:0]
D[15:0]
A[3:1]
VCC_BAR
A[3:1]
29
VCC
PSD
XA-G3
21
U3
水晶
20
11
13
6
7
9
8
16
XTAL1
A4D0
A5D1
A6D2
A7D3
A8D4
A9D5
A10D6
A11D7
A12D8
A13D9
A14D10
A15D11
A16D12
A17D13
A18D14
A19D15
A3
A2
A1
A0/WRH
WRL
RD
PSEN
43
42
41
40
39
38
37
36
24
25
26
27
28
29
30
31
5
4
3
2
18
19
32
A3
A2
A1
WRH \\
WRL \\
RD \\
PSEN \\
3
A4D0
4
A5D1
A6D2
5
6
A7D3
A8D4
7
A9D5 10
A10D6 11
A11D7 12
A12D8 13
A13D9 14
A14D10 15
A15D11 16
A16D12 17
A17D13 18
A18D14 19
A19D15 20
ADIO0
ADIO1
ADIO2
ADIO3
ADIO4
ADIO5
ADIO6
ADIO7
VCC
VCC
69
9
XTAL2
RXD0
TXD0
RXD1
TXD1
T2EX
T2
T0
PF0
PF1
PF2
PF3
PF4
PF5
PF6
PF7
PG0
PG1
PG2
PG3
PG4
PG5
PG6
PG7
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
31
32
33
34
35
36
37
38
21
22
23
24
25
26
27
28
51
52
53
54
55
56
57
58
61
62
63
64
65
66
67
68
41
42
43
44
45
46
47
48
A1
A2
A3
ADIO8
ADIO9
ADIO10
ADIO11
ADIO12
ADIO13
ADIO14
ADIO15
RESET \\
10
14
15
35
17
RST
INT0
INT1
EA / WAIT
59
60
40
CNTL0(WR)
CNTL1(RD)
CNTL2(PSEN)
ALE
BUSW
33
ALE
VCC_BAR
RESET \\
79
80
1
2
PD0 （ ALE ）
PD1 （ CLKIN ）
PD2 （ CSI ）
PD3 （ WRH ）
RESET
PE0 （TMS）的
PE1 （ TCK / ST ）
PE2 （ TDI）的
PE3 （ TDO ）
PE4 （ TSTAT / RDY ）
PE5 （ TERR ）
PE6 （ VSTBY ）
PE7 （ VBATON ）
39
71
72
73
74
75
76
77
78
8
30
49
50
70
GND
GND
GND
GND
GND
AI04952b
80C51XA.
飞利浦80C51XA MCU有一个16
位复用总线与破灭的周期。地址位
（A3 - A1），不进行多路复用，而（ A19 A4 ）是
复用数据比特（ D15- D0） 。
该PSD4235G2支持80C51XA爆
模式。 WRH信号被连接到PD3 ，并且
WHL连接到CNTL0 。 RD和PSEN
信号被连接到所述CNTL1和CNTL2
销。图23示出了示意图。
该80C51XA提高总线吞吐量和每
通过发出一阵周期，以获取代码formance
从内存中。在突发周期，地址A19 -A4是
内部锁存的PSD中，虽然80C51XA
驱动的A3 -A1信号依次到取
16字节的代码。该PSD的存取时间是那么
从地址A3 -A1有效期至val-测量数据
ID。在一阵赛扬的PSD总线时序要求
第一百等同于正常的总线周期中，除了所述
针对建立和保持时间相对于AD-
裙频闪（ALE / AS ， PD0）不是必需的。
45/89
