位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第1302页 > PSD4235F3V-B-12B81 > PSD4235F3V-B-12B81 PDF资料 > PSD4235F3V-B-12B81 PDF资料2第30页
PSD4235G2
图10. 8031内存模块 - 联合太空
DPLD
RS0
CSBOOT0-3
FS0-FS7
主
FL灰
内存
次
FL灰
内存
SRAM
RD
CS
OE
CS
OE
CS
OE
VM REG位3
VM REG第4位
PSEN
VM REG位1
VM REG位2
RD
VM REG位0
AI02870C
页寄存器
8位的页寄存器增加的寻址
的MCU通过高达256倍的能力
该寄存器的内容也可以由读
MCU。页寄存器PGR0-输出（
PGR7 ）是输入到DPLD解码器，并且可以是
包含在部门选择（ FS0 - FS7 ，
CSBOOT0 - CSBOOT3 ）和SRAM选择（ RS0 ）
方程式。
如果不需要内存分页，或者如果不是所有八个
需要对内存分页的页寄存器位，
这些位可能在CPLD一般使用
逻辑。请参阅应用笔记
AN1154.
表22和图11显示的页面注册。
的八个触发器中的寄存器被连接到
内部数据总线（ D0-D7 ） 。 MCU可以写
到或从页寄存器读出。页面稳压
存器可以在地址位置CSIOP访问
+ E0H 。
图11.页寄存器
RESET
D0
D1
D0 - D7
D2
D3
D4
D5
D6
读/写
D7
Q0
Q1
Q2
Q3
Q4
Q5
PGR0
PGR1
PGR2
PGR3
PGR4
PGR5
PGR6
DPLD
和
CPLD
国内
SELECTS
逻辑
Q6
PGR7
Q7
页面
注册
PLD
AI02871B
30/89
