位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第1126页 > PSD4235G3-20B81 > PSD4235G3-20B81 PDF资料 > PSD4235G3-20B81 PDF资料1第56页
PSD4235G2
图29.端口A ，B和C结构
数据输出
注册
D
WR
端口引脚
产量
MUX
Q
数据输出
MCELL7 - MCELL0 （ A口）
MCELLB7 - MCELLB0 （ B口）
Ext.CS （ C口）
读MUX
P
D
B
DATA IN
内部数据总线
产量
SELECT
启用离开
DIR注册
D
WR
ENABLE乘积项（ .OE ）
输入
MACROCELL
Q
CPLD -INPUT
AI04936
启用离开。
使能输出寄存器可以读
由MCU 。它包含的输出允许值
对于一个给定的端口。值为1表示该驱动器是输出
模式。 0表示该驱动器处于三态和
引脚处于输入模式。
端口A，B和C - 功能和结构
端口A，B和C也有类似的功能和
结构，如图29所示的端口可以是
配置为执行一个或多个以下
功能：
s
单片机的I / O模式
s
CPLD输出 - 宏单元McellA7 - McellA0
可以连接到端口A McellB7 - McellB0
可以连接到端口B.外部芯片
选择（ ECS7 - ECS0 ）可以连接到端口
C或端口F.
CPLD输入 - 通过输入宏单元（ IMC ） 。
地址 - 附加高地址输入
使用输入宏单元（ IMC ） 。
漏极开路/转换速率 - 引脚PC7 - PC0可以
配置以快速压摆率。引脚PA7 - PA0可以
被配置为漏极开路模式。
s
s
s
56/89
