位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第390页 > PSD4235G2-B-12B81 > PSD4235G2-B-12B81 PDF资料 > PSD4235G2-B-12B81 PDF资料2第31页
PSD4235G2
MEMORY ID寄存器
8位只读存储器状态寄存器的
包括在CSIOP空间。用户可以阻止 -
雷PSD设备的内存配置
通过读取内存ID0和ID1内存稳压
存器。该寄存器的内容被定义为
在表26和表27所示。
PLDS
在可编程逻辑器件带来可编程逻辑的功能
到PSD 。指定逻辑的可编程逻辑器件后
使用PSDsoft中快，逻辑编程
在设备和可用上电时。
表32. DPLD和CPLD输入
输入源
MCU地址总线
1
MCU控制信号
RESET
掉电
端口A的输入
宏单元
端口B输入
宏单元
端口C输入
宏单元
端口D投入
端口F输入
页寄存器
宏小区的反馈
宏单元B反馈
FL灰内存
程序状态字
输入名称
A15-A0
CNTL0-CNTL2
RST
PDN
PA7-PA0
PB7-PB0
PC7-PC0
PD3-PD0
PF7-PF0
PGR7-PGR0
MCELLA.FB7-FB0
MCELLB.FB7-FB0
就绪/忙
数
of
信号的
16
3
1
1
8
8
8
4
8
8
8
8
1
该PSD包含两个可编程逻辑器件：译码PLD
（ DPLD ）和复杂可编程逻辑器件（CPLD） 。在可编程逻辑器件
在接下来的几个段落进行了简要论述，
并在以下各节中更详细地。身材
图12示出了可编程逻辑器件的配置。
该DPLD进行内部地址译码
组件，例如存储器，寄存器和I / O的
端口选择信号。
CPLD的可用于逻辑功能，如
可装载计数器和移位寄存器，状态马
。中国，和编码和解码逻辑。这些
的逻辑功能可以用16来构造
输出宏单元（ OMC ） ， 24输入宏单元
（IMC） ，和与数组。 CPLD的也可以是
用于生成外部片选（ ECS0-
ECS2 ）信号。
与门阵列被用来形成乘积项。
这些产品的术语使用PSDsoft中指定
表达。输入总线组成的82信号是
连接到所述可编程逻辑器件。该信号示于
表32 。
睿频位的PSD。
该
PLDS
in
该
PSD4235G2可将功耗降至最低
切换到待机状态，当输入保持非
改变为大约70纳秒的时间过长。重
在PMMR0的设置涡轮增压位为0（第3位
注册）自动将可编程逻辑器件进入待机动
由如果没有输入改变。转动涡轮
关模式提高了传输延迟，而再
ducing功耗。请参见enti-
TLED “电源管理” ，第59页，如何
集睿频位。
另外， 5位是在PMMR2可用
注册到进入阻止MCU的控制信号
在可编程逻辑器件。这降低了功耗和
可以使用只有当这些微控制器的控制信号
未在PLD逻辑方程中使用。
每两个可编程逻辑器件具有独特的特点
适合的应用。它们被描述在
以下各节。
注：1。地址输入A19 - A4在80C51XA模式。
31/89
