位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第18页 > PSD4235F3-A-90B81 > PSD4235F3-A-90B81 PDF资料 > PSD4235F3-A-90B81 PDF资料1第18页
PSD4235G2
表23. PMMR0注册
第7位
未使用
（设置为0 ）
第6位
未使用
（设置为0 ）
第5位
PLD
Mcells CLK
4位
PLD
阵列CLK
第3位
PLD
涡轮
第2位
未使用
（设置为0 ）
第1位
APD
启用
位0
未使用
（设置为0 ）
注：该寄存器的位被清零通电后。随后的复位（ RESET ）脉冲不会清零寄存器。
注：位定义：
APD启用
0 =自动断电（ APD ）被禁用。
1 =自动断电（ APD ）被启用。
PLD涡轮增压
0 = PLD涡轮开启。
1 = PLD睿频关闭，节省电力。
PLD阵列CLK
0 = CLKIN到PLD与门阵列连接。每个CLKIN变化的权力了PLD时涡轮增压位处于关闭状态。
1 = CLKIN的PLD和阵列断开连接，从而节省电力。
PLD MCells CLK
0 = CLKIN到PLD宏单元相连。
1 = CLKIN到PLD宏单元断开时，省电。
表24. PMMR2注册
第7位
未使用
（设置为0 ）
第6位
PLD
阵列WRH
第5位
PLD
阵列啤酒
4位
PLD阵列
CNTL2
第3位
PLD阵列
CNTL1
第2位
PLD阵列
CNTL0
第1位
未使用
（设置为0 ）
位0
PLD
数组地址
注意：对于第4位，第3位，第2位：请参阅表34被阻止在销CNTL0 - CNTL2的信号。
注：位定义：
PLD阵列地址
0 =地址A7- A0被连接到可编程逻辑器件阵列。
1 =地址A7 - A0是从PLD阵列受阻，省电。
（注：在XA模式，A3 -A0来自PF3 - PF0和A7 -A4来自ADIO7 - ADIO4 ）
PLD阵列CNTL2
0 = CNTL2输入到PLD与门阵列连接。
1 = CNTL2输入到PLD AND阵列断开，从而节省功率。
PLD阵列CNTL1
0 = CNTL1输入到PLD与门阵列连接。
1 = CNTL1输入到PLD AND阵列断开，从而节省功率。
PLD阵列CNTL0
0 = CNTL0输入到PLD与门阵列连接。
1 = CNTL0输入到PLD AND阵列断开，从而节省功率。
PLD阵列ALE
0 = ALE输入到PLD与门阵列连接。
1 =啤酒输入到PLD和阵列断开连接，从而节省电力。
PLD阵列WRH
0 = WRH / DBE输入到PLD与门阵列连接。
1 = WRH / DBE输入到PLD和阵列断开连接，从而节省电力。
表25. VM注册
第7位
外设
模式
第6位
未使用
（设置为0 ）
第5位
未使用
（设置为0 ）
4位
FL_Data
第3位
Boot_data
第2位
FL_Code
第1位
Boot_code
位0
SR_CODE
注：在复位时，第1位，位4被加载到由在PSDsoft中快速与用户选择的配置。第0位和第7位总是清零
复位。位0 -位4仅当该设备被配置成在飞利浦80C51XA模式激活。
注：位定义：
SR_CODE
0 = PSEN不能访问SRAM中80C51XA模式。
1 = PSEN可以访问SRAM中80C51XA模式。
Boot_code
0 = PSEN不能访问二级NVM中80C51XA模式。
1 = PSEN可以访问二级NVM中80C51XA模式。
FL_Code
0 = PSEN不能访问主闪存中80C51XA模式。
1 = PSEN可以访问主闪存中80C51XA模式。
Boot_data
0 = RD不能进入二级NVM中80C51XA模式。
1 = RD可以访问二级NVM中80C51XA模式。
FL_Data
0 = RD不能访问主闪存中80C51XA模式。
1 = RD可以访问主闪存中80C51XA模式。
外设模式
0 =外设端口F模式被禁用。
1 =外设的端口F模式被启用。
18/89
