TMS320C6711 ， TMS320C6711B ， TMS320C6711C ， TMS320C6711D
浮点数字信号处理器
SPRS088L
1999年2月
经修订的2004年5月
缓存配置（ CCFG ）寄存器描述（ 11D ）
该C6711D装置包括一个增强
缓存配置（
CCFG ）注册。 A“ P”位
（ CCFG.31 ）允许程序员选择L2存储器存取的传输发起的优先级
横梁（ TC）在访问从L1D内存系统发起。 TC的一类重要的访问是
EDMA传输，其中移动数据或从L2存储器。而EDMA通常没有问题访问
L2存储器由于L1D内存系统的高命中率，在那里有一定的病理情况下
CPU的行为可能会阻止EDMA访问L2存储器足够长的时间以使错过最后期限
转印的的McASP或McBSP的数据时，以一个外周这样。这可避免通过设置P位
为“1” ，因为EDMA将具有较高的优先级比L1D存储器系统访问的L2时
内存。
对于在P位功能和针对所关注的EDMA L2存储器硅咨询更详细的信息
访问受阻，看
TMS320C6711 / TMS320C6711B / TMS320C6711C / TMS320C6711D数字信号
处理器芯片勘误表
（文献编号SPRZ173K或更高版本） 。
31
30
10
9
8
7
版权所有
R-0 0000
3 2
L2MODE
R/W-000
0
P
R/W-0
版权所有
R-X
IP
W-0
ID
W-0
图例：
R =可读; R / W =读/写;复位后-n =值;复位后-x =未定义的值
不同的是C6711 / 11B / 11C器件， C6711D设备包括P位。
图7 。
高速缓存配置寄存器（ CCFG ）
表20. CCFG寄存器位域描述
位＃
31
30:10
9
名字
P
版权所有
IP
描述
L1D请求优先L2位。
P = 0 ： L1D请求到L2的优先级高于TC的请求
P = 1： TC请求L2的优先级高于L1D请求
版权所有。只读，写入无效。
无效L1P位。
0 =正常L1P操作
1 =所有L1P行失效
无效L1D位。
0 =正常运行L1D
1 =所有L1D行失效
版权所有。只读，写入无效。
L2操作模式位（ L2MODE ） 。
000b =
001b =
010b =
011b =
111b =
所有其他
L2高速缓存被禁用（所有SRAM模式） [ 64K SRAM ]
1路高速缓存（ 16K L2缓存） / [ 48K SRAM ]
2路高速缓存（ 32K L2缓存） / [ 32K SRAM ]
3路高速缓存（ 48K L2缓存） / [ 16K SRAM ]
4路高速缓存（ 64K L2缓存） / [无SRAM ]
版权所有
8
7:3
ID
版权所有
2:0
L2MODE
邮政信箱1443
休斯敦，得克萨斯州77251-1443
41
