TMS320C6711 ， TMS320C6711B ， TMS320C6711C ， TMS320C6711D
浮点数字信号处理器
SPRS088L
1999年2月
经修订的2004年5月
多通道缓冲串行端口时序（续）
开关特性在为SPI主机或推荐工作条件的McBSP
从： CLKSTP = 10B ， CLKXP = 0
（参见图52） [ C6711 ]
号
NO
参数
C6711-100
C6711-150
主
§
民
1
2
3
6
7
8
t
H（ CKXL - FXL ）
t
D（ FXL - CKXH ）
t
D（ CKXH - DXV ）
t
DIS （ CKXL - DXHZ ）
t
DIS （ FXH - DXHZ ）
t
D（ FXL - DXV ）
保持时间，后CLKX FSX低低
延迟时间， FSX低到CLKX高
#
延迟时间， CLKX高到DX有效。
禁止时间，之后从最后一个数据位DX高阻抗
CLKX低
禁止时间，之后从最后一个数据位DX高阻抗
FSX高
延迟时间， FSX低到DX有效。
T
9
L
9
9
L
9
最大
T+9
L+9
9
L+9
2P + 3
4P + 2
6P + 20
8P + 20
6P + 4
10P + 20
SLAVE
民
最大
ns
ns
ns
ns
ns
ns
单位
开关特性在为SPI主机或推荐工作条件的McBSP
从： CLKSTP = 10B ， CLKXP = 0
（参见图52） [ C6711B ]
C6711B-100
C6711B-150
C6711BGFNA-100
主
§
民
1
2
3
6
7
8
号
参数
SLAVE
民
最大
单位
最大
T + 10
L + 10
10
L + 10
t
H（ CKXL - FXL ）
t
D（ FXL - CKXH ）
t
D（ CKXH - DXV ）
t
DIS （ CKXL - DXHZ ）
t
DIS （ FXH - DXHZ ）
t
D（ FXL - DXV ）
保持时间，后CLKX FSX低低
延迟时间， FSX低到CLKX
高
#
延迟时间， CLKX高到DX有效。
禁止时间， DX高阻抗下最后一个数据位
从CLKX低
禁止时间， DX高阻抗下最后一个数据位
从FSX高
延迟时间， FSX低到DX有效。
T
10
L
10
10
L
10
ns
ns
6P + 4
10P
+ 25
ns
ns
2P + 3
4P + 2
6P + 25
8P + 25
ns
ns
P = 1 / CPU时钟频率纳秒。例如，在250 MHz的运行部件时，使用P = 4纳秒。
对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
§
S =采样率发生器输入时钟= 2P如果CLKSM = 1 （ P = 1 / CPU时钟频率）
=采样率发生器输入时钟= P_clks如果CLKSM = 0 （ P_clks = CLKS期）
T = CLKX周期= （ 1 + CLKGDV ） * S
H = CLKX高脉冲宽度=（ CLKGDV / 2 + 1） * S如果CLKGDV是偶数
= （ CLKGDV + 1 ） / 2 * S如果CLKGDV是奇数或零
L = CLKX低脉冲宽度= （ CLKGDV / 2 ） * S如果CLKGDV是偶数
= （ CLKGDV + 1 ） / 2 * S如果CLKGDV是奇数或零
FSRP = FSXP = 1。作为SPI主， FSX反转为低电平有效从使能输出。作为一个奴隶，在上FSX低电平有效的信号输入
和FSR的内部使用之前反转。
CLKXM = FSXM = 1 ， CLKRM = FSRM = 0，主多通道缓冲串口
CLKXM = CLKRM = FSXM = FSRM = 0为奴隶的McBSP
#
FSX应该低前时钟的上升沿，使从属设备，然后开始在主时钟的上升沿SPI传输
（ CLKX ） 。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
111
