TMS320C6411
定点数字信号处理器
SPRS196H - 2002年3月 - 修订2004年7月
CPU （ DSP内核）的说明（续）
这两个.M功能单元执行所有的乘法运算。每个C64x的.M单元可以执行两种
16
×
16位乘法或4个8
×
每个时钟周期8位相乘。在.M单元也可以执行16
×
32位乘法
操作，双16
×
16位乘法与加法/减法运算，和四8
×
8位乘用add
操作。除了标准的乘法， C64x的.M单元包括位计数，旋转，伽罗瓦域乘法，
和双向可变转向硬件。
这两个.S和.L功能单元执行一般的算术，逻辑和分支的功能与效果
可每个时钟周期。 C64x的CPU算术和逻辑功能包括一个32位，双
16位，和4个8位操作。
该处理流程开始时的256位宽的指令取出的数据包是从程序存储器中取出。
目的地为单独的功能单元的32位指令被“链接”在一起，在至少“1”位
的指示显著位（LSB）位置。被“链接”在一起同时进行的说明
执行（最多总计8 ）组成一个执行包。的“0”中的LSB位的指令打破链，
有效地将跟着它在未来的执行数据包中的说明。一个C64x DSP器件的增强
现在允许执行包跨过取包的边界。在TMS320C62x / TMS320C67x DSP
设备，如果执行数据包穿过读取数据包边界（ 256位宽） ，汇编器把它放在
下一个取数据，而当前的取数据组的剩余部分被填充有NOP指令。在C64x
DSP设备中，执行边界的限制被去除，从而，消除了所有的NOP的加入
到垫的取数据组，并因此降低了整体的代码大小。内执行数据包的数量
取数据组可能从一个到八个。执行包被分派到各自的功能单元，在
1每个时钟周期和下一个256位的取数据的速率是不取出的，直到所有的执行从分组
当前获取的数据包已经被发送。解码后，指令同时驱动所有活动
功能单元的8个指令，每个时钟周期的最大执行速率。虽然大多数结果
存储在32位寄存器，它们可随后被移动到存储器以字节为单位，半字，字，或
双字。所有加载和存储指令是针对字节，半字处理，字处理，或双字可寻址的。
有关的C64x CPU功能单元增强功能的更多详细信息，请参阅下列文档：
该
TMS320C6000 CPU和指令集参考指南
（文献编号SPRU189 ）
的TMS320C64x技术概述
（文献编号SPRU395 ）
如何开始发展到今天拥有的TMS320C6411 DSP
申请报告（文献编号
SPRA374)
TMS320C67x是德州仪器的商标。
12
邮政信箱1443
休斯敦，得克萨斯州77251-1443
