位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第391页 > PSD935G3V-B-90B81 > PSD935G3V-B-90B81 PDF资料 > PSD935G3V-B-90B81 PDF资料1第36页
PSD935G2
图11. DPLD逻辑阵列
3
3
3
3
3
3
（输入）
I / O端口（端口A， B，C ， F）
PGR0 -PGR7
A[15:0]
*
PD [ 3 ： 0 ] （ ALE ， CLKIN ， CSI）
PDN （ APD输出）
CNTRL [ 2：0] （读/写控制信号）
RESET
RD_BSY
(32)
3
(8)
3
(16)
3
(4)
3
(1)
3
(3)
(1)
3
(1)
3
CSBOOT 0
CSBOOT 1
CSBOOT 2
CSBOOT 3
4中学
FL灰内存
行业选择
FS0
8闪存
行业选择
FS7
RS0
CSIOP
SRAM SELECT
I / O解码器
SELECT
主Flash
地址输入
PSD9XX家庭
3
FA15
*
注意事项：
1.地址输入A [ 19 ： 4] 80C51XA模式。
2.附加地址线可以通过端口A ， B，C ，C或F带入PSD
35
