位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第379页 > PSD935F2V-70B81 > PSD935F2V-70B81 PDF资料 > PSD935F2V-70B81 PDF资料1第30页
PSD935G2
PSD9XX家庭
针对MCU 9.1.3.2配置模式，具有独立的程序和数据空间
9.1.3.2.1独立的空间模式
代码存储空间与数据存储空间分开。例如， PSEN
信号是用于访问从主闪存存储器中的程序代码，而在RD
信号用于从二次闪存， SRAM和I / O端口访问数据。
这种配置需要VM寄存器被设置为0CH 。
9.1.3.2.2 。结合空间模式
程序和数据存储器空间被组合成一个空间，它允许主
闪速存储器，第二Flash存储器和SRAM到由任一的PSEN或访问
RD 。例如，配置主Flash存储器的组合空间模式， 2位
和4 VM寄存器都被设置为“1”。
9.1.3.3 80C51XA存储器映射示例
请参阅应用笔记的例子。
该
PSD935G2
实用
块
（续）
图7. 80C51XA存储模式 - 单独的空间模式
DPLD
RS0
CSBOOT0-3
FS0-7
主
FL灰
FL灰
BOOT
块
SRAM
CS
OE
CS
OE
CS
OE
PSEN
RD
图8. 80C51XA内存模式 - 组合空间模式
DPLD
RS0
CSBOOT0-3
FS0-7
主
FL灰
FL灰
BOOT
块
SRAM
RD
CS
OE
CS
OE
CS
OE
VM REG位3
VM REG第4位
PSEN
VM REG位1
VM REG位2
RD
VM REG位0
29
