位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第477页 > PSD835G3V-A-20B81 > PSD835G3V-A-20B81 PDF资料 > PSD835G3V-A-20B81 PDF资料1第53页
PSD8XX家庭
PSD835G2
该
PSD835G2
实用
块
（续）
9.4 I / O端口
共有7个可编程I / O端口：端口A，B ，C ， D，E ， F和G的每个端口
是8比特，除了端口D ，这是4比特。每个端口引脚都可被单独用户可配置的，
从而使每个端口的多种功能。该端口使用PSDsoft中或通过配置
单片机写入片内寄存器中的CSIOP地址空间。
在本节中讨论的主题包括：
通用端口架构
端口工作模式
端口配置寄存器
端口数据寄存器
各个端口的功能。
9.4.1通用端口架构
在I / O端口的总体架构如图24所示的各个端口架构
分别示于图26 28。在一般情况下，一旦该目的端口引脚一直
定义的，该销将不再是可用于其他用途。例外会注意到。
如图24所示，端口包含一个输出多路转换器的选择被驱动
通过在控制寄存器的配置位（端口E，F和G只）和PSDsoft中
配置。输入到多路转换包括以下：
t
t
t
t
从数据输出寄存器输出的数据
地址锁存输出
CPLD MicroCell输出
外部片选由CPLD 。
端口数据缓冲器（ PDB）中是一个三态缓冲器，只允许一次一个源是
读取。 PDB中被连接到内部数据总线进行反馈，并且可以由被读
微控制器。数据输出和MicroCell输出，指挥和控制寄存器，
和端口输入引脚都连接到PDB 。
端口引脚的三态输出驱动使能由一个双输入或门的控制
输入来自CPLD与阵列使产品的期限和方向寄存器。如果
的任何阵列的输出的使能乘积项中没有定义，并且端口引脚不
定义为PSDabel文件中的CPLD输出，那么方向寄存器具有全权控制
驱动端口引脚的缓冲液中。
这些寄存器中的内容可以由微控制器来改变。该PDB反馈
路径允许微控制器检查的寄存器的内容。
端口A， B和C都嵌入输入MicroCells （法团校董会） 。所述的IMC可配置
作为锁存器，寄存器，或直接输入到可编程逻辑器件。锁存器和寄存器时钟由
该地址选通信号（AS / ALE）或从PLD的与阵列的乘积项。从输出
所述的IMC驱动PLD的输入总线，并且可以由微控制器来读取。请参阅IMC
款的PLD部分。
52
