位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第225页 > PSD835G3-C-70B81 > PSD835G3-C-70B81 PDF资料 > PSD835G3-C-70B81 PDF资料1第10页
PSD835G2
PSD8XX家庭
端子*
（ TQFP
引脚名称PKG ）。
PA0 - PA7 51-58
表5 。
PSD835G2
针
说明
（续）
TYPE
I / O
CMOS
或打开
漏
I / O
CMOS
或打开
漏
I / O
CMOS
或转换
率
I / O
CMOS
或打开
漏
描述
A口， PA0-7 。此端口的引脚配置，并且有多重
功能：
1. MCU I / O - 标准输出或输入端口
2. CPLD MicroCell （ MCell A0-7 ）输出。
3.锁定，透明或注册PLD的输入。
端口B， PB0-7 。此端口的引脚配置，并且有多重
功能：
1. MCU I / O - 标准输出或输入端口。
2. CPLD MicroCell （ MCell B0-7 ）输出。
3.锁定，透明或注册PLD的输入。
C口， PC0-7 。此端口的引脚配置，并且有多重
功能：
1. MCU I / O - 标准输出或输入端口。
2.外部片选（ ECS0-7 ）输出。
3.锁定，透明或注册PLD的输入。
端口D引脚PD0可配置为：
1. ALE或输入 - 锁存ADIO0-15引脚地址
2.输入 - 锁存器上的ADIO0-15引脚地址
上升沿。
3.输入到PLD 。
4.透明PLD的输入。
端口D PD1引脚可配置为：
1. MCU I / O
2.输入到PLD 。
3. CLKIN时钟输入 - 时钟输入到CPLD
MicroCells ， APD的功率递减计数器和CPLD
和阵列。
端口D引脚PD2可配置为：
1. MCU I / O
2.输入到PLD 。
3. CSI输入 - 片选输入。在低，中证使
内部PSD存储器和I / O。当高，
内部存储器被禁止以节省功耗。 CSI
后缘可以得到部分出掉电模式。
端口D引脚PD3可配置为：
1. MCU I / O
2.输入到PLD 。
端口E ， PE0 。此端口的引脚配置，并且有多重
功能：
1. MCU I / O - 标准输出或输入端口。
2.锁存地址输出。
3. TMS输入JTAG / ISP接口。
端口E ， PE1 。此端口的引脚配置，并且有多重
功能：
1. MCU I / O - 标准输出或输入端口。
2.锁存地址输出。
3. TCK输入JTAG / ISP接口（施密特触发器） 。
端口E ， PE2 。此端口的引脚配置，并且有多重
功能：
1. MCU I / O - 标准输出或输入端口。
2.锁存地址输出。
3. TDI输入JTAG / ISP接口。
PB0 - PB7 61-68
PC0 - PC7 41-48
PD0
79
PD1
80
I / O
CMOS
或打开
漏
PD2
1
I / O
CMOS
或打开
漏
PD3
2
I / O
CMOS
或打开
漏
I / O
CMOS
或打开
漏
I / O
CMOS
或打开
漏
I / O
CMOS
或打开
漏
PE0
71
PE1
72
PE2
73
9
