位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第294页 > PSD835G2V-15B81 > PSD835G2V-15B81 PDF资料 > PSD835G2V-15B81 PDF资料1第93页
PSD8XX家庭
PSD835G2
微控制器接口 - PSD835G2 AC / DC参数
（ 3.0 V至3.6 V的版本）
F端口外设数据模式读时序
（ 3.0 V至3.6 V的版本）
-90
符号
t
AVQV （ PF）的
t
SLQV （ PF）的
t
RLQV （ PF）的
t
DVQV （ PF）的
t
QXRH （ PF）的
t
RLRH （ PF）的
t
RHQZ （ PF）的
-12
民
最大
50
40
40
45
38
0
36
38
40
参数
地址有效到数据有效
CSI有效到数据有效
RD到数据有效
RD到数据有效， 8031模式
数据输入到数据输出有效
RD数据保持时间
RD脉冲宽度
RD到数据高阻
条件
（注3）
（注1及4 ）
民
最大
50
35
35
45
34
涡轮
关闭
添加20
添加20
单位
ns
ns
ns
ns
ns
ns
ns
ns
0
（注1 ）
（注1 ）
35
F端口外设数据模式写入时序
（ 3.0 V至3.6 V的版本）
-90
符号
t
WLQV （ PF）的
t
DVQV （ PF）的
t
WHQZ （ PF）的
注意事项：
1.
2.
3.
4.
5.
-12
民
最大
43
38
33
参数
WR到数据传输延迟
数据端口F数据传播
延迟
WR无效端口F三态
条件
（注2 ）
（注5 ）
（注2 ）
民
最大
40
35
33
单位
ns
ns
ns
RD定时具有相同的定时的DS和PSEN信号。
WR定时具有相同的定时为E和DS信号。
任何输入用来选择端口F数据外设模式。
数据已经稳定在端口F.
在ADIO引脚上的数据稳定在端口F数据
92
