位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第840页 > PSD835F3V-C-12B81 > PSD835F3V-C-12B81 PDF资料 > PSD835F3V-C-12B81 PDF资料1第15页
PSD8XX家庭
PSD835G2
JTAG使能寄存器
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
JTAG_Enable
8.0
寄存器位
德网络nition
（续）
*
*
*
*
*
*
*
位定义：
JTAG_Enable 1 = JTAG端口已启用。
0 = JTAG端口被禁用。
页寄存器
第7位
Pgr7
第6位
Pgr6
第5位
Pgr5
4位
Pgr4
第3位
Pgr3
第2位
Pgr2
第1位
Pgr1
位0
Pgr0
位定义：
配置页面输入到可编程逻辑器件。默认PGR [7： 0] = 00 。
PMMR0注册
第7位
第6位
第5位
PLD
Mcells CLK
4位
PLD
阵列CLK
第3位
PLD
涡轮
第2位
第1位
APD
启用
位0
*
*
*
*
*
不使用比特应当被设置为零。
位定义： （默认为0 ）
位1 0 =自动断电（ APD ）被禁用。
1 =自动断电（ APD ）被启用。
位3 0 = PLD涡轮开启。
1 = PLD睿频关闭，节省电力。
位4 0 = CLKIN输入到PLD与门阵列连接。
每个CLKIN的变化将启动的ZPLD时涡轮增压位关闭。
1 = CLKIN输入到PLD和阵列断开连接，从而节省电力。
位5 0 = CLKIN输入到PLD MicroCells连接。
1 = CLKIN输入到PLD MicroCells断开，省电。
PMMR1注册
第7位
第6位
PLD
阵列WRH
第5位
PLD
阵列啤酒
4位
第3位
第2位
第1位
位0
*
PLD
PLD
PLD
数组CNTL2阵列CNTL1阵列CNTL0
*
*
*
不使用比特应当被设置为零。
位定义（默认为0 ） ：
位0 0 =地址A [ 7：0]被连接到可编程逻辑器件阵列。
1 =地址A [ 7 ： 0 ]从PLD阵列受阻，省电。
注：在XA模式， A3-0来自PF3-0和A7-4来自ADIO7-4 。
位2 0 = CNTL0输入到PLD与门阵列连接。
1 = CNTL0输入到PLD AND阵列断开，从而节省功率。
位3 0 = CNTL1输入到PLD与门阵列连接。
1 = CNTL1输入到PLD AND阵列断开，从而节省功率。
位4 0 = CNTL2输入到PLD与门阵列连接。
1 = CNTL2输入到PLD AND阵列断开，从而节省功率。
位5 0 =啤酒输入到PLD与门阵列连接。
1 =啤酒输入到PLD和阵列断开连接，从而节省电力。
第6位0 = WRH / DBE输入到PLD与门阵列连接。
1 = WRH / DBE输入到PLD和阵列断开连接，从而节省电力。
14
