位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第145页 > OR2T15A-2J84 > OR2T15A-2J84 PDF资料 > OR2T15A-2J84 PDF资料3第162页
ORCA
2系列的FPGA
数据表
1999年6月
时序特性
（续）
表49. 2系列主并行CON组fi guration模式时序特性
OR2CxxA商业： V
DD
= 5.0 V± 5 ％ ， 0 ℃，
≤
T
A
≤
70 ℃; OR2CxxA工业： V
DD
= 5.0 V± 10 ％ ， -40°C
≤
T
A
≤
+85 °C.
OR2TxxA / B商用： V
DD
= 3.0 V至3.6 V ， 0 ℃，
≤
T
A
≤
70 ℃; OR2TxxA / B工业： V
DD
= 3.0 V至3.6 V ，
–40 °C
≤
T
A
≤
+85 °C.
参数
RCLK到地址有效
D [ 7 ： 0 ]建立时间RCLK高
D [ 7 ： 0 ]保持时间RCLK高
RCLK低时间（ M3 = 0 ）
RCLK高时间（ M3 = 0 ）
RCLK低时间（ M3 = 1 ）
RCLK高时间（ M3 = 1 ）
CCLK到DOUT
符号
T
AV
T
S
T
H
T
CL
T
CH
T
CL
T
CH
T
D
民
0
60
0
462
66
3696
528
—
最大
200
—
—
1855
265
14840
2120
30
单位
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
在RCLK期由7个CCLK的RCLK低一CCLK的RCLK高。
发送串行数据，从DOUT 1.5 CCLK周期的字节后输入D [ 7 ： 0 ]
A[17:0]
T
AV
RCLK
T
S
D[7:0]
字节n
T
H
BYTE N + 1
T
CH
T
CL
CCLK
DOUT
T
D
D0
D1
D2
D3
D4
D5
D6
D7
f.44(F)
图67.主并行CON组fi guration模式时序图
162
朗讯科技公司
