ORCA

2系列的FPGA

数据表

1999年6月

时序特性

（续）

表44A 。 OR2CxxA / OR2TxxA全局时钟到输出延迟（引脚到引脚） - 输出不在同

该设备作为时钟引脚的一面

OR2CxxA商业： V

DD

= 5.0 V± 5 ％ ， 0 ℃，

≤

T

A

≤

70 ℃;工业： V

DD

= 5.0 V± 10 ％ ， -40°C

≤

T

A

≤

+85 °C; C

L

= 50 pF的。

OR2TxxA商业： V

DD

= 3.0 V至3.6 V ， 0 ℃，

≤

T

A

≤

70 °C;

工业： V

DD

= 3.0 V至3.6 V ， -40°C

≤

T

A

≤

+85 °C; C

L

= 50 pF的。

描述

(T

J

= 85°C ，V

DD

=分钟）

CLK输入引脚

→

输出引脚

（快）

速度

设备

民

OR2C/2T04A

OR2C/2T06A

OR2C/2T08A

OR2C/2T10A

OR2C/2T12A

OR2C/2T15A

OR2C/2T26A

OR2C/2T40A

OR2C/2T04A

OR2C/2T06A

OR2C/2T08A

OR2C/2T10A

OR2C/2T12A

OR2C/2T15A

OR2C/2T26A

OR2C/2T40A

OR2C/2T04A

OR2C/2T06A

OR2C/2T08A

OR2C/2T10A

OR2C/2T12A

OR2C/2T15A

OR2C/2T26A

OR2C/2T40A

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

-2

最大

11.8

12.0

12.2

12.4

12.6

12.8

13.1

14.4

14.1

14.3

14.4

14.6

14.8

15.0

15.3

16.7

15.9

16.0

16.2

16.4

16.6

16.8

17.1

18.5

民

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

-3

最大

10.5

10.6

10.8

11.0

11.2

11.5

11.9

13.3

12.7

12.9

13.1

13.3

13.5

13.6

14.1

15.5

14.8

15.0

15.2

15.4

15.6

15.8

16.2

17.6

民

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

-4

最大

9.9

10.0

10.1

10.3

10.5

10.7

11.1

12.4

11.8

11.9

12.0

12.2

12.4

12.6

12.9

14.2

13.8

13.9

14.1

14.2

14.4

14.6

14.9

16.3

民

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

-5

最大

8.8

8.9

9.0

9.2

9.4

9.6

10.0

11.1

10.3

10.4

10.5

10.6

10.8

11.0

11.4

12.5

13.4

13.5

13.6

13.7

13.9

14.1

14.4

15.6

民

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

-6

最大

—

—

—

—

—

8.9

9.3

10.5

—

—

—

—

—

10.1

10.5

11.7

—

—

—

—

—

12.7

13.1

14.3

民

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

-7

最大

—

—

—

—

—

7.3

7.7

8.3

—

—

—

—

—

8.0

8.4

9.1

—

—

—

—

—

11.2

11.6

12.2

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

单位

CLK输入引脚

→

输出引脚

（ Slewlim ）

CLK输入引脚

→

输出引脚

（ Sinklim ）

注意事项：

从引脚到引脚的时序信息

ORCA

代工版本9.2及更高版本比此表更准确。对于早期版本的

ORCA

铸造时，应采用报告的结果，此表中的引脚到引脚的时序参数，而不是

ORCA

代工。

该时钟延迟是使用主时钟网络完全路由时钟树。它包括输入缓冲器的延迟，时钟路由到

PFU的CLK输入，所述FF的时钟→ Q，并通过输出缓冲器的延迟。的延迟将降低，如果任何的时钟分支是不

使用。在给定的定时要求输入时钟引脚可以位于在装置的任何一侧的四个中心的PIC中的一个，而直接

FF → I / O路径中。

如果时钟引脚不位于四个中心的PIC中的一个，该延迟必须增加至以下量：

OR2C / 2T04A = 1.5 ％ ， OR2C / 2T06A = 2.0 ％ ， OR2C / 2T08A = 3.1 ％ ， OR2C / 2T10A = 3.9 ％ ， OR2C / 2T12A = 4.9 ％ ， OR2C / 2T15A = 5.7 ％ ，

OR2C / 2T26A = 8.1 ％ ， OR2C / 2T40A = 12.5 ％ 。

-5速度等级，-6和-7 ，仅供OR2TxxA设备

152

朗讯科技公司