位置：首页 > IC型号导航 > 首字符O型号页 > 首字符O的型号第185页 > OR2C06A-2BA100 > OR2C06A-2BA100 PDF资料 > OR2C06A-2BA100 PDF资料1第47页
数据表
1999年6月
ORCA
2系列的FPGA
表10. CON组fi guration模式
M2 M1 M0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
比特流错误检查
有三种不同类型的位流中的错误
在执行的检查
ORCA
2系列FPGA的：
ID帧，帧同步和奇偶校验。
一个可选的标识数据帧可以被发送到一个特定的编
解决在FPGA 。此ID帧包含唯一
它是为它生成的部分代码的COM
在FPGA内回吐。任何差异FL agged为
一个ID错误。此帧是由自动生成的
比特流生成程序中
ORCA
代工。
在FPGA中的每个数据帧以起始位
设置为设置为1，如果有任何的0和三个或更多个停止位
前三个比特是0时，起始位
遇到的，它是佛罗里达州agged作为帧对齐错误。
奇偶校验也做的FPGA每个
帧，如果它已经被设置prty_en位启用
1在ID帧。这是通过使所述奇偶组
在比特流生成程序检查选项
ORCA
代工。两个奇偶校验位， OPAR和EPAR ，是
用来检查位的奇偶校验位的交替位置
系统蒸发散为偶校验中的每个数据帧。如果奇数num-
中的一些误码率被发现对于任一偶数位（起始
与起始位）或奇数位（从亲
克位），则奇偶校验错误是佛罗里达州agged 。
当发生任何的三种可能的错误，在FPGA
被强制进入INIT状态，迫使
INIT
低。该FPGA
将保持在这种状态下，直到该
RESET
or
PRGM
引脚被置位。
CCLK
产量
输入
版权所有
输入
产量
产量
产量
输入
CON组fi guration
模式
主
从并行
同步外设
主（上）
异步外设
法师（下）
SLAVE
数据
串行
并行
并行
并行
并行
并行
串行
主并行模式
主并行CON组fi guration模式一般是
用于连接到符合行业标准的字节宽的MEM
储器，如2764 ，以及较大的EPROM 。图40
提供了主并行模式的连接。该
FPGA输出上的一个18位的地址[ 17 ： 0 ]内存
并读取CON组fi guration数据的上升一个字节
RCLK的边缘。并行字节内部serial-
美化版开始用最少的显着位， D0 。
DOUT
CCLK
TO菊花
CHAINED
器件
A[17:0]
A[17:0]
D[7:0]
D[7:0]
EPROM
OE
CE
节目
DONE
ORCA
系列
FPGA
FPGA CON组fi guration模式
有八种方法CON连接guring的FPGA 。
配置模式是七所选择的
M0，M1 ，M2输入。第八CON组fi guration模式
通过边界扫描接口访问。一
第四输入，M3，用于选择的频率
内部振荡器，它是在源CCLK
一些配置模式。标称频率
内部振荡器为1.25兆赫和10兆赫。该
1.25MHz的频率被选择时， M3的输入是
未连接或驱动为高电平状态。
有三种基本的FPGA配置模式：
主，从和外围设备。配置数据
可以串行或并行地发送到FPGA
字节。作为一个高手， FPGA提供控制显
的NAL出来的数据选通信号，作为一个从设备，时钟是
外部产生并提供到CCLK 。在
外设模式下，FPGA用作微处理器
外设。表10列出的CON连接gura-功能
化模式引脚。
朗讯科技公司
V
DD
V
DD
或GND
PRGM
M2
M1
M0
HDC
最不发达国家
RCLK
5-4483(F)
图40.主并行CON组fi guration示意图
有两个平行的主模式：主起来
掌握了下来。在主后，开始记忆
地址是00000十六进制和FPGA递增
针对每个加载的字节。在主下来，
起始内存地址3FFFF六角和FPGA
递减地址。
一个主模式FPGA接口可以对内存
并提供DOUT CON组fi guration数据附加
FPGA的菊花链。该CON组fi guration数据
DOUT与下降沿同步地提供
的CCLK 。在CCLK输出的频率是8
倍RCLK的。
47
