初步W81181D / AD
W81181AD （ 48 MHz时钟输入）
P1[2]/FSUSP5/BUSPWR
LEDEN0_
PWEN1_
OCP1_
GND
PWEN2_
OCP2_
PWEN3_
GND3V
FWKP5
36
DP4
DM4
DP3
DM3
GND3V
DP2
DM2
DP1
DM1
GND3V
DP0
DM0
48
1
37
OCP3_
PWEN4_
25
24
OCP4_
EXTPUEN
VDD
48CLKIN
GND
W81181AD
LEDEN1_
48CLKEN_
LEDEN2_
LEDEN3_
LEDEN4_
LEDEN5_
13
12
P1[1]/SSTB
VDD3V
VDDA
RESET
VBUS
VDD
P3[3]/INT1_
LEDOC4_
LEDOC3_
LEDOC2_
GNDA
LEDOC1_
-7-
P1[0]/SACK/INDIV
出版日期： 1999年10月
修订版A1
