位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第419页 > IBM25PPC750L-DB0A300W > IBM25PPC750L-DB0A300W PDF资料 > IBM25PPC750L-DB0A300W PDF资料1第22页
的PowerPC 750 RISC单片机微处理器
PID8p-750
初步复制
L2总线输出AC特定网络阳离子
下表提供了L2总线输出接口AC时序规格为PID8p -750作为
在图8中所定义。
L2总线输出接口AC时序特定网络阳离子
1
请参阅表“推荐工作Conditions1,2,3 ， ”第6页上的操作条件，C
L
= 20pF的
3
NUM
特征
00
2
民
26
26
26
26
27
28
注意：
1.所有的输出都从L2SYNC_IN的上升沿到有关信号的中点电压的中点电压进行测量。输出时序
在销被测量。中点电压（ VM）是为1.4V （ 2OVdd ）在3.3V和（ 2OVdd / 2 ）对于所有其他IO模式。
2.输出是有效的单端和差分L2CLK模式。对于流通和流水线寄存器 - 寄存器同步突发静态存储器，
L2CR [ 14-15 ] = 00建议。对于流水线后期写的同步突发静态存储器， L2CR [ 14-15 ] = 01建议。
3.所有最大时序规范承担CL = 20pF的。
4.该测量假定CL = 5pF的。
5.保留供将来使用。
6.保证通过设计和特性，而不是测试。
L2CR [ 14-15 ]等于：
01
民
—
—
—
—
1.0
—
最大
3.7
3.5
3.1
2.9
—
4.0
民
—
—
—
—
RSV
5
—
10
最大
RSV
5
RSV
5
RSV
5
RSV
5
—
RSV
5
民
—
—
—
—
RSV
5
—
11
最大
RSV
5
RSV
5
RSV
5
RSV
5
—
RSV
5
单位
笔记
最大
3.2
3.0
2.6
2.4
—
3.5
L2SYNC_IN到输出有效 -
在等于或低于375 MHz的处理器核心
L2SYNC_IN到输出有效 -
在400MHz的处理器内核
L2SYNC_IN到输出有效 -
在433 ， 450MHz的处理器内核
L2SYNC_IN到输出有效 -
在466和500MHz的处理器内核
L2SYNC_IN输出保持
L2SYNC_IN为高阻
—
—
—
—
0.5
—
ns
ns
ns
ns
ns
ns
4,6
6
第18页
2.0版
数据表
9/30/99
本站由ICminer.com电子图书馆服务版权所有2003
