TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
架构
在“ C5X先进的哈佛式架构通过维护两个独立的最大化处理能力
内存总线结构，程序和数据，为全速执行。支持的指令之间的数据传输
这两个空间。这种结构允许存储在程序存储器的系数被读入RAM ，
省去了一个单独的系数ROM 。在“ C5X架构还使得可直接
根据计算值的说明和子程序。提高产量的“ C5X许多DSP
应用程序是使用单周期乘法/累加指令与数据移动选项来实现，同比增长
用专用运算单元，并行逻辑单元，及有需要的速度更快的I / O到八个辅助寄存器
数据密集的信号处理。建筑设计强调整体速度，沟通，
灵活性在处理器的配置。控制信号和指令提供浮点支持
块存储器之间的传输，通信速度较慢的片外设备，并实现多
如图所示的功能框图。
表3说明了在该功能框图中使用的符号。
表3中使用的符号功能框图
符号
ABU
ACCB
ACCH
ACCL
ALU
ARAU
ARB
ARCR
ARP
ARR
AR0–AR7
AXR
BKR
BKX
BMAR
BRCR
BSP
C
CBER1
CBER2
CBSR1
CBSR2
DARAM
DBMR
DP
DRR
DXR
GREG
HPI
HPIAH
HPIAL
HPICH
HPICL
描述
自动缓冲单元
蓄能器缓冲
累加器高
累加器低
算术逻辑单元
辅助寄存器算术单元
辅助寄存器指针缓冲器
辅助寄存器比较寄存器
辅助寄存器指针
地址接收寄存器（ ABU ）
辅助寄存器
地址发送寄存器（ ABU ）
接收缓冲区大小寄存器（ ABU ）
发送缓冲区大小寄存器（ ABU ）
块移动地址寄存器
块重复计数器寄存器
缓冲串口
进位
循环缓冲器1结束地址
循环缓冲器2结束地址
循环缓冲器1起始地址
循环缓冲器2的起始地址
双存取RAM
动态位操作寄存器
数据存储器页指针
串口数据接收寄存器
串口数据发送寄存器
全局存储器分配寄存器
主机接口
HPI地址寄存器（高字节）
HPI地址寄存器（低字节）
HPI控制寄存器（高字节）
HPI控制寄存器（低字节）
符号
IFR
IMR
INDX
IR
MCS
MUX
PAER
PASR
PC
PFC
PLU
PMST
珠三角
PREG
RPTC
SARAM
SFL
SFR
SPC
ST0,ST1
TCSR
TCR
TDM
TDXR
TIM
TRAD
TRCV
TREG0
TREG1
TREG2
TRTA
TSPC
中断标志寄存器
中断屏蔽寄存器
间接寻址，变址寄存器
指令寄存器
Microcall栈
多路复用器
块重复地址结束寄存器
块重复地址寄存器启动
程序计数器
预取计数器
并行逻辑单元
处理器模式状态寄存器
定时器周期寄存器
产品注册
重复计数寄存器
单访问RAM
左移位
右移位
串行端口接口控制寄存器
状态寄存器
TDM通道选择寄存器
定时器控制寄存器
时分多路复用的串行端口
TDM数据发送寄存器
定时器计数寄存器
TDM接收地址寄存器
TDM数据接收寄存器
临时寄存器乘法
临时寄存器动态移位计数
作为位指针动态位测试寄存器暂存
TDM接收 - /发射地址寄存器
TDM串行口控制寄存器
描述
18
邮政信箱1443
休斯敦，得克萨斯州77251-1443
