TMS320F2810 ， TMS320F2812
数字信号处理器
SPRS174B - 2001年4月 - 修订2001年9月
PWM特性
是的PWM的特点如下：
D
D
D
D
D
D
D
D
16位寄存器
为PWM输出对大范围的可编程死区
根据需要变化的PWM频率抖动的PWM载波频率
根据需要，在每个PWM周期后改变PWM脉冲宽度
外部屏蔽电源和驱动保护中断
脉冲模式发生器电路，用于可编程产生不对称的，对称的，和四空间
矢量PWM波形
最小化CPU开销使用自动重载的比较和周期寄存器
PWM引脚被置为高阻状态时PDPINTx引脚被拉低，
后
PDPINTx
信号资格。该PDPINTx销（合格后）反映在比特COMCONx寄存器8 。
–
–
PDPINTA引脚状态反映在COMCONA位寄存器的8 。
PDPINTB引脚状态反映在COMCONB位寄存器的8 。
捕获单元
产品预览
捕获单元提供了日志记录功能，为不同的事件或转变。所选的GP值
定时器计数器被捕获并存储在所述2级深的FIFO堆栈当检测到选定的过渡
上捕获输入引脚， CAPX （X = 1 ，2，或3的EVA ;且x = 4,5 ，或6为EVB） 。捕获单元由三个
采集电路。
D
捕获单元包括以下特点：
–
–
–
–
–
1个16位捕获控制寄存器， CAPCONx （R / W）
一个16位捕获FIFO状态寄存器， CAPFIFOx
选择GP定时器1/2（用于EVA ）或3/4 （为EVB ）作为时基
3个16位2级深的FIFO堆栈，每个捕获单元
三捕获输入引脚（ CAP1 / 2/3为EVA ， CAP4 / 5/ 6 EVB ），每个捕获单元酮输入引脚。 [全部
输入端与装置（CPU）的时钟同步。为了使过渡到被捕获时，输入
必须保持在目前的水平，以满足器件时钟的两个上升沿。输入引脚CAP1 / 2和
CAP4 / 5也可以被用来作为QEP输入到QEP电路。 ]
用户指定的跳变（上升沿，下降沿，或两边缘）的检测
三个可屏蔽中断标志位，每个捕获单元
–
–
正交编码器脉冲（ QEP ）电路
两个捕捉输入（ CAP1和CAP2的EVA ; CAP4和CAP5为EVB ）可用于连接芯片上的
QEP电路与正交编码脉冲。这些输入的完全同步的片上进行的。
方向或超前正交脉冲序列被检测到，和GP定时器2/4递增或递减
通过这两个输入信号的上升沿和下降沿（四次任一输入脉冲的频率）。
外部ADC转换启动的
EVA / EVB启动的转换（SOC），可以被发送到一个外部引脚（ ESOCA / B）为外部ADC接口。
EVASOC和EVBSOC是，多路复用与T2CTRIP和T4CTRIP分别。
66
邮政信箱1443
休斯敦，得克萨斯州77251-1443
