TMS320F2810 ， TMS320F2812
数字信号处理器
SPRS174B - 2001年4月 - 修订2001年9月
PIE / CPU中断响应
图8示出的PIE硬件的各种PIEIFR和PIEIER寄存器条件下的行为。那里
是1 PIEACK位为每CPU中断组（INT1到INT12 ）和被称为PIEACK （x）的。有一
对应PIEIFR和PIEIER寄存器为每个组和被称为的PIEIFRx和PIEIERx
寄存器。图8描述了一个PIE的中断操作。该流是共同所有的PIE中断。
开始
No
步骤e
IFRx位设置1
No
等待任何
PIEIFRx.y = 1
A阶段
PIEIFRx.y = 1
步骤f
IERx位= 1
等待
赋值为1
是的
No
是的
No
等待PIEIERx.y = 1
B阶段
PIEIERx.y = 1
级g
INTM位= 0
等待INTM = 0
是的
是的
No
等待S / W
清除
的PIEACKx位= 0
C期
的PIEACKx = 0
STAGE
CPU响应
分行以PIEIFRx.y向量地址
IFRx位清零
上下文保存
IER = 0
INTM = 1
PIEIFRx.y位清零
矢量科
是的
第一阶段
中断服务程序因子效应
写1位的PIEACKx以清除启用
中的PIEIFRx集团其他中断
重新允许中断， INTM = 0
回报
中断服务
例程（ISR）
对于PIEIFRx.y
要中断
中央处理器
D阶段
中断请求发送到
上的INTx 28X CPU
结束
CPU中断
控制
PIE中断
控制
图8.典型的PIE / CPU中断响应， INTx.y
邮政信箱1443
休斯敦，得克萨斯州77251-1443
41
产品预览
