SN54LVT573 ， SN74LVT573
3.3 -V ABT八路透明D类锁存器
具有三态输出
SCBS138D - 1992年5月 - 修订1995年7月
D
D
D
D
D
D
D
D
D
先进设备，最先进的先进的BiCMOS
3.3 -V技术（ ABT ）的设计
操作和低静态功耗
耗散
支持混合模式信号操作（ 5 -V
输入和输出电压采用3.3 V V
CC
)
支持非稳压电池操作
下降到2.7 V
典型的V
OLP
（输出地弹跳）
< 0.8 V电压V
CC
= 3.3 V ，T
A
= 25°C
ESD保护超过2000伏每
MIL -STD- 883C ，方法3015 ;超过
200 V使用机器型号
（C = 200 pF的，R = 0）
闭锁性能超过500 mA。
根据JEDEC标准JESD -17
总线保持数据输入，无需
对于外部上拉电阻
支持Live插入
封装选择包括塑料
小外形（ DW ） ，收缩型小外形
（ DB ） ，以及超薄紧缩小外形（ PW ）
封装，陶瓷芯片载体（ FK ）
陶瓷平板（W ）封装，以及陶瓷
（J ）下降
SN54LVT573 。 。 。 J或W包装
SN74LVT573 。 。 。 DB ， DW ，或PW包装
（ TOP VIEW ）
OE
1D
2D
3D
4D
5D
6D
7D
8D
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
LE
SN54LVT573 。 。 。 FK包装
（ TOP VIEW ）
2D
1D
OE
V
CC
3D
4D
5D
6D
7D
4
5
6
7
8
3 2 1 20 19
18
17
16
15
14
9 10 11 12 13
1Q
2Q
3Q
4Q
5Q
6Q
描述
这些八进制锁存器是专门为低电压（ 3.3 V ）设计的V
CC
的操作，但用的能力
提供一个TTL接口到一个5 -V系统的环境。
这八个锁存器中的“ LVT573都是透明的D型锁存器。而锁存使能（ LE）的输入为高时，
Q输出跟踪数据（D ）的投入。当LE为低电平时， Q输出锁存逻辑电平设置
在D输入端。
具有缓冲的输出使能（OE）输入可用于放置在任何一个正常的逻辑状态的八个输出（高
或低逻辑电平），或一个高阻抗状态。在高阻抗状态下，输出没有负载也没有驱动
公交线路显著。高阻抗状态，增加驱动器提供驱动总线的能力
行，而不需要对接口或拉组件。 OE不影响锁存器的内部操作。
旧的数据可以被保留或新的数据可被输入，而输出处于高阻抗状态。
有源总线保持电路被设置在有效的逻辑电平，以保持未使用的或浮动的数据输入。
为了确保上电或断电高阻抗状态， OE应当连接到V
CC
通过上拉
电阻器;该电阻的最小值由驾驶员的电流吸收能力来确定。
该SN74LVT573可在TI的紧缩小外形封装（ DB） ，它提供了相同的I / O引脚数
并在不到一半的印刷电路板面积的标准小外形封装功能。
该SN54LVT573的特点是操作上的整个军用温度范围 - 55 ° C至125°C 。该
SN74LVT573的特点是操作从 - 40 ° C至85°C 。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1995年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
8D
GND
LE
8Q
7Q
1
