SN74LS224A
16
×
4同步先入先出存储器
具有三态输出
SDLS023C - 1991年1月 - 修订1999年12月
D
D
D
D
D
D
D
D
独立的同步输入和
输出
16字由4位每个
三态输出驱动公交线路直达
数据传输速率高达10 MHz的
秋季，经过时间50 ns典型
安排印制电路数据终端
电路板布局
可扩展使用外部选通
封装在标准塑料300密耳的DIP
N包装
（ TOP VIEW ）
OE
IR
LDCK
D0
D1
D2
D3
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
UNCK
OR
Q0
Q1
Q2
Q3
CLR
描述
该SN74LS224A 64位，低功耗肖特基存储器分为16个字每个4位。它可以是
扩大15米+ 1个字或4n个比特，或二者（其中n是在垂直的包的数量的倍数
阵列和m是在水平阵列）封装的号码;然而，一些外部选通是必要的。为
较长的话，输入就绪（ IR）中的第一级封装和输出就绪（ OR）信号，信号
最后一列软件包必须相与为正确的同步。
甲先入先出（FIFO ）存储器是一个存储装置，它允许数据被写入到和从其读出的数组
在独立的数据传输速率。这些FIFO的设计速率高达10 MHz的处理的位并行数据
格式，一字一句。
负载时钟（ LDCK ）通常保持低电平时，数据被写入到存储器上的高到低转换
LDCK 。卸载时钟（ UNCK ）通常被高举，并且数据被读出的由低到高的转变
UNCK 。存储器已满时的字的数量主频在超过了16时钟的单词数
出。当存储空间已满， LDCK信号对驻留在内存中的数据没有影响。当存储器
是空的， UNCK信号有任何影响。
FIFO存储器的状态是由IR和OR标志位未充分和不空的状态进行监测。
IR为高，只有当内存不充分和LDCK低。或为高，只有当内存不空
和UNCK高。
在清除（ CLR ）输入的低电平复位内部堆栈指针的控制，并设置红外线高或低
以表明旧数据残留在数据输出是无效的。数据输出是同相相对于
的数据输入和处于高阻抗，当输出使能（OE）输入为低。 OE不影响红外
和OR输出。
该SN74LS224A的特点是操作从0℃至70℃。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1999年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
