SN74LS195A
条款的德网络nitions
建立时间（T
s
） -is定义为最小的时间
所需要的正确的逻辑电平为存在于所述逻辑
之前从低到高的时钟跳变输入
为了识别并传送到输出端。
HOLD时间（t
h
） - 被定义为最小的时间
从低时钟转换以下为HIGH了
逻辑电平必须保持在所述输入端，以保证
持续的认可。负的时间指示
正确的逻辑电平之前，可以在时钟释放
过渡从低电平变为高电平并仍然被识别。
恢复时间（t
REC
） - 被定义为最小的时间
复位脉冲的结束与时钟之间需要
为了识别从低到高的过渡和
传输高速数据的Q输出。
AC波形
的阴影部分表示当输入允许改变用于预测的输出性能。
PE
1.3 V
t
s
(L)
t
h
(L) = 0
P
0
P
1
P
2
P
3
1.3 V
时钟
t
PHL
产量
1.3 V
条件： J = PE = MR = H
= L
1.3 V
t
PLH
1.3 V
t
h
(L) = 0
时钟
输出*
t
s
(L)
t
s
(H)
t
h
(H) = 0
1.3 V
1.3 V
t
s
(H)
t
h
(H) = 0
J&K
t
W
条件：MR = H
* J和K的建立时间影响Q
0
只
图1.时钟到输出延迟和
时钟脉冲宽度
图3.设置（T
s
）和保持（T
h
）时间序列数据
（J & K）和并行数据（P
0
, P
1
, P
2
, P
3
)
MR
t
W
1.3 V
1.3 V
t
REC
PE
t
s
(L)
时钟
1.3 V
产量
Q
n
= P
n
Q
n
* = Q
n–1
t
REL
1.3 V
LOAD DATA并行
1.3 V
1.3 V
t
s
(H)
t
REL
1.3 V
LOAD DATA串行
右移
时钟
t
PHL
产量
1.3 V
条件： PE = L
PO = P
1
= P
2
= P
3
= H
图2.主复位脉冲宽度，主复位
到输出的延迟和主复位时钟
恢复时间
条件：MR = H
*Q
0
国家将确定用J和K输入。
图4.设置（T
s
）和保持（T
h
）时间为PE输入
http://onsemi.com
5
