位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第849页 > PSD935G3-12B81 > PSD935G3-12B81 PDF资料 > PSD935G3-12B81 PDF资料1第35页
PSD9XX家庭
PSD935G2
9.2.1解码PLD （ DPLD ）
该DPLD ，在图11所示，是用于对内部部件进行译码的地址。
该DPLD可以生成以下解码信号：
该
PSD935G2
实用
块
（续）
8部门选择的主Flash存储器（每次三乘积项）
4部门选择的辅助闪存（每三个产品而言）
1内部SRAM选择（ 3乘积项）
1内部CSIOP选择（选择PSD寄存器，一个乘积项）
1主Flash地址输入（ FA15 ，三个产品而言） 。 FA15选择较低的
或在主Flash扇区上32KB的块。请参阅该内存块段
详细信息。
投入到DPLD芯片选择可以包括地址输入，页面注册输入和
从端口A，B ，C ， D或F.其它用户定义的外部输入
9.2.2通用可编程逻辑器件（ GPLD ）
通用PLD实现用户自定义的系统组合逻辑功能
或芯片选择外部设备。图12显示了GPLD是如何连接到
I / O端口。该GPLD有24个输出，每个都分配到一个端口引脚。端口引脚可
也可以配置为输入到GPLD 。当它不被用作GPLD输出或输入，则
管脚可被配置成执行其他I / O功能。
所有GPLD输出是相同的，除了在提供乘积项（ PD设备），用于数
逻辑实现。选择最能满足你的逻辑的PT要求销
功能或芯片选择。在一般情况下，一个电话被消耗用于各逻辑“或”功能，你
指定PSDsoft中。然而，某些逻辑功能甚至可以消耗多于一个PT
如果没有逻辑“或”被指定（如指定的地址范围与边界高
粒度） 。
表13显示了“原生”的PT每个GPLD输出引脚的数量。本机PT手段
一个特定的PT是专门为输出引脚。例如，表13示出该PSD的
端口A引脚PA0有3个天然产物方面。这意味着最低保证3的PT是
可实现逻辑的引脚。
PSD硅和PSDsoft中可以包括超越本土的PT额外的PT实施
逻辑。这是需要通过PT扩张时出现的透明操作
（内部反馈）或PT分配（内部借款） 。您可以在钳工报告通知
通过PSDsoft中产生的，对于给定GPLD输出引脚，更的PT被用来实施
逻辑比用于该销机PT的数目。这是因为PSDsoft中具有
呼吁其他GPLD输出引脚未使用的PT ，让您的逻辑设计配合（ PT
分配或PT扩展） 。为获得最佳效果，请选择一个GPLD输出引脚与大
对于复杂的逻辑天然PT的数目。
表13 ： GPLD产品长期供货
在端口引脚输出GPLD
端口A ，
端口A ，
端口B，
端口B，
端口C，
引脚
引脚
引脚
引脚
引脚
PA0-3
PA4-7
PB0-3
PB4-7
PC0-7
本机的数量
产品条款
3
9
4
7
1
34
