2005年9月
REV 1.3
零延迟和偏移控制
对于需要零输入输出延时，所有的应用程序
输出必须平等地加载。收的反馈环路
ASM5P23S04A时， FBK销可以从任何的被驱动
四个可用的输出引脚。输出驱动FBK
引脚将被驱动7pF的加上任何额外的总负荷
加载它的驱动器。该输出的相对负载（同
对于其余的输出）可以调整输入
ASM5P23S04A
输出延迟。这示于上述的图。为
不需要进行任何输入，输出延迟的应用程序，所有的输出
包括一个提供反馈应该是平等
加载。如果需要的输入 - 输出延迟的调整，使用
上图计算负载之间的差异
反馈输出和剩余的输出。对于零
输出输出偏斜时，一定要加载同样的输出。
引脚配置
REF 1
CLKA1 2
CLKA2 3
GND 4
ASM5P23S04A
8 FBK
7 V
DD
6 CLKB2
5 CLKB1
引脚说明的ASM5P23S04A
针＃
1
2
3
4
5
6
7
8
引脚名称
REF
1
CLKA1
2
CLKA2
2
GND
CLKB1
2
CLKB2
2
V
DD
FBK
描述
输入参考频率，可承受5V输入
缓冲时钟输出， A银行
缓冲时钟输出， A银行
地
缓冲时钟输出， B银行
缓冲时钟输出， B银行
3.3V电源
PLL反馈输入
注意事项：
1.弱上拉了下来。
对所有输出2.弱上拉了下来。
3.3零“ SpreadTrak ”延时缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 15
