ADSP-2186
情况下，脚的功能是可重新配置，默认
状态显示在纯文本;备用的功能示于
斜体。
共模引脚
针
姓名（或名称）
RESET
BR
BG
BGH
DMS
PMS
IOMS
血粉
CMS
RD
WR
IRQ2/
PF7
IRQL0/
PF5
IRQL1/
PF6
IRQE /
PF4
PF3
模式C /
PF2
模式B /
PF1
模式A /
PF0
CLKIN ， XTAL
CLKOUT
SPORT0
SPORT1
IRQ1 ： 0
FI ， FO
PWD
PWDACK
FL0 ， FL1，FL2
V
DD
和GND
EZ-端口
2
1
5
5
1
1
#
of
引脚
1
1
1
1
1
1
1
1
1
1
1
1
输入/
OUT-
放
功能
I
I
O
O
O
O
O
O
O
O
O
I
I / O
I
I / O
I
I / O
I
I / O
I / O
I
I / O
I
I / O
I
I / O
I
O
I / O
I / O
处理器复位输入
总线请求输入
格兰特总线输出
公交格兰特洪输出
数据存储器选择输出
程序存储器选择输出
内存选择输出
字节的存储器选择输出
内存组合选择输出
存储器读使能输出
内存写使能输出
边沿或电平检测
中断请求
1
可编程I / O引脚
电平触发中断请求
1
可编程I / O引脚
电平触发中断请求
1
可编程I / O引脚
边沿触发的中断请求
1
可编程I / O引脚
可编程I / O引脚
模式选择输入核对
仅在
RESET
可编程I / O引脚在
正常工作
模式选择输入核对
仅在
RESET
可编程I / O引脚在
正常工作
模式选择输入核对
仅在
RESET
可编程I / O引脚在
正常工作
时钟或石英晶体输入
处理器时钟输出
串行端口I / O引脚
串行端口I / O引脚
边沿或电平敏感中断，
标志，标志out
2
关断控制输入
断电控制输出
输出FL AGS
电源和接地
对于使用仿真
内存接口引脚
在ADSP- 2186处理器可在两种模式下使用：
完整的内存模式，它允许BDMA操作全
叠加的外部存储器和I / O能力，或主机模式，
这使得IDMA操作有限的外部寻址
的能力。的操作模式是由该状态决定
RESET在C模式引脚，不能同时改变
处理器运行。
完整的内存模式引脚（模式C = 0 ）
引脚名称
A13:0
D23:0
#
of
引脚
14
24
输入/
产量
O
I / O
功能
地址输出引脚亲
克，数据字节和I / O空间
数据I / O引脚的计划，
数据字节和I / O空间
（ 8个MSB也可用作
字节的内存地址）
主机模式引脚（模式C = 1 ）
1
1
1
1
1
引脚名称
IAD15 ： 0
A0
D23:8
IWR
税务局
IAL
IS
IACK
#
of
引脚
16
1
16
1
1
1
1
1
输入/
产量
I / O
O
I / O
I
I
I
I
O
功能
IDMA端口地址/数据总线
地址引脚用于外部I / O ，
程序，数据或字节访问
数据I / O引脚的计划，
数据字节和I / O空间
IDMA写使能
IDMA读使能
IDMA地址锁存器引脚
IDMA选择
IDMA口确认
在主机模式下，外部设备的地址可以使用A0解码，
CMS ， PMS ， DMS ，
和
IOMS
信号。
设置内存模式
对于ADSP- 2186内存模式选择过程中由
芯片通过采用C模式引脚复位。该引脚为多
路开关连接与DSP的PF2引脚，所以，必须注意在如何
在模式选择时。这两种方法用于选择
模式C的值是被动和主动。
被动配置涉及使用上拉或下拉
电阻器，连接到C模式引脚。为了尽量减少电源
消耗，或者如果PF2引脚被用作输出
DSP应用程序，一个弱上拉或下拉，量级
100kΩ的，都可以使用。此值应足以拉动
引脚到所需的电平，并且仍然允许销操作为
不得无故应变可编程标志输出到处理器的
输出驱动器。为了在最小功耗
掉电，重新配置PF2为输入，因为上拉或
下拉将保持销在一个已知的状态，并且不会切换。
积极配置包括使用三stateable克斯特的
最终驱动程序连接到C模式引脚。一个驱动器的输出恩
能够应连接到DSP的
RESET
信号，使得
它只驱动PF2引脚时，
RESET
为有效（低电平） 。后
RESET
被拉高，驾驶员应三态，从而允许 -
荷兰国际集团充分利用PF2引脚作为输入或输出。
–4–
REV 。一
1
1
3
16
9
I
O
O
I
I / O
笔记
1
中断/标志引脚保留这两种功能同时使用。如果IMASK被设置为
使能相应的中断，DSP将跳转到相应的
中断向量地址时，该引脚置位，或者通过外部设备或
设置为可编程标志。
2
由DSP系统控制寄存器决定SPORT配置。软
洁具配置。
