ADSP-2186
目标存储器接口
目标系统接口信号
为你的目标系统必须与EZ -ICE兼容仿效
荡器，它必须符合所列出的存储器接口指南
下文。
PM ， DM ， BM ，国际移民组织和CM
当被安装在EZ -ICE的牌，并在某些性能
系统信号改变。设计你的系统是兼容的
通过引入以下的系统接口的信号变化
在EZ -ICE板：
EZ -ICE仿真引入了一个8 ns的传播延迟
目标电路和DSP上的间
RESET
信号。
EZ -ICE仿真引入了一个8 ns的传播延迟
目标电路和DSP上的间
BR
信号。
EZ -ICE仿真搭理
RESET
和
BR
当单
步进。
EZ -ICE仿真搭理
RESET
和
BR
在仿真时，
空间（ DSP中止） 。
EZ -ICE仿真忽略目标的状态
BR
在某些
模式。其结果是，目标系统可以采取的控制
DSP的仅总线授权（ BG ）有效外部存储器总线
通过EZ -ICE板的DSP 。
设计一个程序存储器（ PM ） ，数据存储器（ DM ） ，字节
存储器（ BM ） ， I / O存储器（ IOM）和复合记忆
（ CM ）外部接口符合最坏情况下的定时装置
如在此规定的要求和开关特性
DSP的数据表。在EZ -ICE的性能可能会接近
发表最坏的情况下规范一些内存访问
时序要求和开关特性。
注意：如果目标没有达到最坏的情况下芯片规格
系统蒸发散的内存访问参数，你可能无法
仿真的电路在所需CLKIN的频率。 Depend-
荷兰国际集团在特定网络阳离子违规的严重程度，你可能有
麻烦制造系统的DSP器件在统计
异美云的开关特性和时序要求
在公布的限制。
限制：在ADSP - 2186的所有存储器选通脉冲信号（ RD ，
WR ， PMS ， DMS ， BMS ， CMS
和
IOMS ）
在你的目标使用
系统必须连接10 kΩ的上拉电阻，当
EZ -ICE正在使用。上拉电阻是必要的
因为没有内部上拉电阻，以保证他们的状态
在长时间的三态条件与典型的产生
EZ -ICE调试会话。这些电阻可以在被删除
当EZ -ICE不使用你的选择。
REV 。一
–13–
