位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第364页 > TMS320VC5410GGW > TMS320VC5410GGW PDF资料 > TMS320VC5410GGW PDF资料1第29页
TMS320VC5410
定点数字信号处理器
SPRS075D - 1998年10月 - 修订2000年5月
DMA中断
在DMA的中断基于所述数据传输的状态，在CPU的能力是可配置的并且是
通过DMA通道模式控制寄存器（ DMMCRn ）的IMOD和DINM位决定。可用
模式示于表6 。
表6. DMA中断
模式
ABU （非递减）
ABU （非递减）
多帧
多帧
或
或
DINM
1
1
1
1
0
0
IMOD
0
1
0
1
X
X
满缓冲区只
半缓冲区和缓冲区满
在块传输完成（ DMCTRn = DMSEFCn [ 7 ： 0 ] = 0 ）
在框架和程序段结束的结束（ DMCTRn = 0 ）
不产生中断
不产生中断
打断
邮政信箱1443
休斯敦，得克萨斯州77251-1443
29
