MC100LVEP14
低压1 ： 5差分
LVECL / LVPECL / LVEPECL / HSTL
时钟驱动器
该MC100LVEP14是一个低偏移1至5差分驱动器，设计
在考虑时钟分配，接受两个时钟源为输入
多路复用器。该LVECL / LVPECL输入信号可以是差分
或单端（如果VBB输出时） 。 HSTL输入可用于
当LVEP14被LVPECL的条件下操作。
该LVEP14具体保证低输出至输出偏斜。
优化设计，布局和加工设备内尽量减少偏差和
从很多很多。
以确保紧密歪斜规范来实现，两侧
任何差分输出需要将相同的端接至50
W
连
如果仅在一侧被使用。当少于所有五个对被使用的，
相同终止于同一个包方所有的输出对
无论是使用或不使用。如果使用在一个侧没有输出，则
离开这些输出开路（未结束） 。这将保持最低
输出偏斜。如果不这样做将导致扭曲的10-20ps损失
余量（传播延迟）中所使用的输出（多个） 。
常见的使能（ EN ）是同步的，输出使能/
在低状态禁用。这就避免了一个矮时钟脉冲时，
设备启用/禁用的可与异步发生
控制权。内部触发器的时钟输入的下降沿
时钟，因此所有相关的技术指标是参照
时钟输入的下降沿。
该MC100LVEP14 ，与大多数其他LVECL设备，可
从正电源VCC在LVPECL的模式下操作。这使得
要用于在高性能时钟分配的LVEP14
+ 3.3V或+ 2.5V的系统。单端输入的操作被限制到一个
VCC
≥
在3.0V的LVPECL模式，或VEE
≤
在-3.0V LVECL模式。
设计人员可充分利用LVEP14的表现来
分布在整个背板或主板低偏移时钟。欲了解更多
的信息，请参考应用笔记AN1406 / D 。
http://onsemi.com
20
1
TSSOP–20
DT后缀
CASE 948E
标记图*
VP = LVEP
100
VP14
ALYW
A
L
Y
W
=大会地点
=晶圆地段
=年
=工作周
*有关更多信息，请参阅应用笔记
AND8002/D
订购信息
设备
MC100LVEP14DT
包
TSSOP
航运
75单位/托盘
2500磁带&卷轴
100ps的部件到部件歪斜
25PS输出至输出偏斜
差异化设计
400PS典型传播延迟
高带宽1.5 GHz的典型
LVPECL和HSTL模式： + 2.375V至+ 3.8V的VCC与VEE = 0V
LVECL模式： 0V VCC与VEE = -2.375V至-3.8V
75KΩ内部下拉脉冲CLKs ，拉起&下拉脉冲CLKs
ESD保护： >2KV HBM ; >100V MM
湿度敏感度等级2
有关其他信息，请参见应用笔记AND8003 / D
可燃性等级： UL - 94码V- 0 @ 1/8“ ，氧指数28 34
晶体管数量= 357设备
MC100LVEP14DTR2 TSSOP
半导体元件工业有限责任公司， 2000
1
2000年5月 - 第1版
出版订单号：
MC100LVEP14/D
