3.3伏的CMOS三重总线SyncFIFO
TM
具有总线匹配
16,384 x 36 x 2
32,768 x 36 x 2
65,536 x 36 x 2
IDT72V3686
IDT72V3696
IDT72V36106
特点
存储容量：
IDT72V3686 - 16384 ×36× 2
IDT72V3696 - 32768 ×36× 2
IDT72V36106 - 65,536 ×36× 2
时钟频率高达100MHz （ 6.5ns访问时间）
两个独立的FIFO一个双向的数据缓冲
36位端口和两个单向的18位端口（端口C接收
和端口B发送）
18位（字）和9位（字节）总线的18位（字）上的大小
端口B和C.
选择IDT标准时间（使用
全民教育
,
EFB
,
FFA
和
FFC
旗
功能），或第一个字告吹时间（使用ORA ， ORB ，
爱尔兰共和军和IRC标志功能）
可编程几乎空和几乎全部的标志;每个人都有
五个默认的偏移量（ 8 ， 16 ， 64 ， 256和1024 ）
部分标志的串行或并行编程
字和字节总线宽度大端或小端格式
在端口环回模式
重传功能
主复位清除数据和配置FIFO ，部分复位
清除数据，但保留配置设置
邮箱旁路寄存器为每个FIFO
自由运行CLKA ， CLKB和CLKC可以是异步或
一致（同时读取和写入数据的一个单
时钟沿允许）
自动关闭电源的功耗降至最低
可在节省空间的128引脚薄型四方扁平封装（ TQFP ）
引脚兼容，密度较低的部分， IDT72V3626 / 72V3636 /
72V3646/72V3656/72V3666/72V3676
工业级温度范围（ ？ 40 ° C至+ 85°C ），可
°
°
功能框图
MBF1
CLKA
CSA
W / RA
ENA
工商管理硕士
环
MRS1
PRS1
邮件1
注册
输出巴士 -
匹配
产量
注册
输入
注册
端口-A
控制
逻辑
18
B
0
-B
17
36
RAM阵列
16,384 x 36
32,768 x 36
65,536 x 36
36
FIFO1,
Mail1
RESET
逻辑
36
PORT -B
控制
逻辑
写
指针
读
指针
CLKB
RENB
CSB
MBB
SIZEB
FFA / IRA
AFA
FS2
FS0/SD
FS1/SEN
A
0
-A
35
EFA / ORA
AEA
FIFO1
状态标志
逻辑
常见
PORT
控制
逻辑
（B和C）的
EFB / ORB
AEB
可编程标志
偏移寄存器
16
FIFO2
定时
模式
BE
状态标志
逻辑
读
指针
写
指针
FIFO2,
Mail2
RESET
逻辑
输入巴士 -
匹配
输入
注册
18
FWFT
FFC / IRC
AFC
MRS2
PRS2
36
RT1
RTM
RT2
产量
注册
FIFO1和
FIFO2
重发
逻辑
36
RAM阵列
16,384 x 36
32,768 x 36
65,536 x 36
邮件2
注册
36
C
0
-C
17
CLKC
WENC
MBC
SIZEC
4676 drw01
PORT -C
控制
逻辑
MBF2
IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的SyncFIFO是集成设备技术公司的商标。
商用温度范围
2003集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。
2003年11月
1
DSC-4676/4
