IDT72V3686 / 72V3696 / 72V36106 3.3V CMOS三路BUS SyncFIFO
TM
具有总线匹配16,384 ×36× 2 ， 32768 ×36× 2 ， 65 ， 536 ×36
商业级温度范围
重合。在使每个端口被配置为提供一种简单
微处理器和/或总线与同步的之间的双向接口
理性的控制。
各端口之间的通信可以经由两个邮箱绕过FIFO的
寄存器。邮箱注册“宽度相匹配的端口选择总线宽度
B和C.每个邮箱寄存器都有一个标志（ MBF1和
MBF2)
时的信号
新的电子邮件已被存储。
两种复位可以用这些FIFO ：主复位和部分
复位。主复位初始化的读取和写入指针，以所述第一位置
存储器阵列和选择串行编程旗，旗并行编程
明，或者五分之一的可能的默认标志偏移设置， 8 ， 16 ， 64 ， 256或1024。
每个FIFO有自己独立的主复位引脚，
MRS1
和
MRS2.
部分复位还设置了读写指针的第一位置
内存。与主复位，任何现有的设置之前，部分复位（即，
编程方法和部分标志默认偏移量）将被保留。部分复位
因为它允许在FIFO存储器的冲刷而无需改变任何有用
配置设置。每个FIFO有自己独立的部分复位引脚，
PRS1
和
PRS2.
需要注意的是重传模式， RTM引脚必须为低电平的
点进行局部复位。
两个FIFO中的有Retramsmit能力，当重发执行上
一各自的FIFO仅读出指针被复位到第一存储器位置。一
重发是通过使用重发模式进行的，结合的RTM销
与重传销
RT1
or
RT2,
对于每个相应的FIFO中。需要注意的是
2重发销
RT1
和
RT2
被多路复用的部分复位引脚。
这些设备具有两种操作模式：在
IDT标准模式，
该
写入到一个空的FIFO的第一个字被存入存储器阵列。读
是必需的操作来访问字（以及所有其他词驻留
在存储器中） 。在
第一个字告吹模式
（ FWFT ） ，第一个字写
一个空的FIFO自动出现在输出端，没有读操作
必需的（不过，随后访问的话确实必要一
正式的读请求） 。的BE / FWFT引脚在主复位状态
确定所使用的模式。
每个FIFO有一个组合的空/输出就绪标志（ EFA / ORA和
EFB /
ORB ）和联合全/输入准备好标志（ FFA / IRA和
FFC / IRC ） 。
该
EF
和
FF
功能都在IDT标准模式中选择。
EF
指示
FIFO存储器是否为空。
FF
示出存储器是否是
充分与否。和OR功能在第一个字中选择的IR告吹
模式。红外光谱表明FIFO中是否有可用的存储器位置。
或示出的FIFO是否有数据可用于读出或没有。这标志着
存在于所述输出有效数据。
每个FIFO具有可编程几乎空标志（ AEA和
AEB ）
AND A
可编程几乎满标志（ AFA和
AFC ） 。 AEA
和
AEB
指示何时
词语的选择数目保持在FIFO存储器。
AFA
和
AFC
表明
当FIFO中包含多个词的所选择的号码。
FFA / IRA ， FFC / IRC ， AFA
和
AFC
是两阶段同步到端口
时钟将数据写入到它的数组。
EFA / ORA ， EFB / ORB ， AEA ，
和
AEB
是
两阶段同步的端口的时钟，从它的阵列读取数据。
可编程偏移
AEA ， AEB ， AFA ， AFC
使用加载在并行
A口或通过SD串行输入。还提供了五个默认偏移设置。
该
AEA
和
AEB
阈值可以被设定为8，16， 64，256和1024的位置
从空边界和
AFA
和
AFC
阈值可以被设定为8，16，
64 ， 256或1024的位置从完整的边界。所有这些选择都做
在主复位使用FS0 ， FS1和FS2的投入。
穿插平价也可以在先进先出的主复位期间选择。
如果选择奇偶穿插在随后的标志并行编程
偏移值，该设备将忽略数据线A8 。如果不穿插奇偶校验是
然后选择数据线A8将成为一个有效位。
环回功能，提供端口A.当选择循环功能
通过
环
针，从FIFO2的输出的数据将被引导到数据输入
的FIFO1 。如果选择了循环和端口是通过W / RA设置为写操作
销，然后从FIFO2的输出数据将被写入到FIFO1 ，但不会被放置
在输出端口A （ A0 - A35 ） 。如果端口A设置为读取操作通过W / RA
然后从FIFO2输出数据将被写入FIFO1 ，并放置到端口A
（ A0 - A35 ） 。循环将继续发生，只要FIFO1不充分，
FIFO2不为空。如果循环序列中FIFO1已满，则任何
数据继续从FIFO2的读出，将仅被放置在端口
A（ A0 - A35 ）行，前提是端口A设置为读操作。如果在一个
循环序列FIFO2变空，那么最后一个字从FIFO2会
继续移入FIFO1直到FIFO1已满或直到循环
功能停止。执行系统当循环功能会很有用
调试和远程环回。
两个或更多个FIFO中，可以并行地使用，以创建更宽的数据路径。这样
的宽度扩张，不需要额外的外部组件。此外，
2 IDT72V3686 / 72V3696 / 72V36106的FIFO可以与unidirec-组合
tional的FIFO能够第一个字告吹时间（即SuperSync FIFO
族），以形成一个深度扩展。
如果，在任何时间，在FIFO没有积极地执行功能，该芯片将
自动关机。在断电状态下，电源电流
消费（我
CC
）为最小。启动任何操作（通过激活控制
输入）将立即停止设备的的掉电状态。
该IDT72V3686 / 72V3696 / 72V36106从特点是操作
0℃至70℃。工业级温度范围（-40 ° C至+ 85°C ），可通过
特殊订货。他们使用的是IDT的高速，亚微米CMOS制
技术。
3
