IDT72V15160/16160/17160/18160/19160

- 3.3V 16位V- III多媒体FIFO

IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO

t

CLKH

WCLK

t

ENS

文

PAE

FIFO中的n个字

,

N + 1字FIFO

(2)

产业

温度范围

t

CLKL

t

ENH

FIFO中的n个字

t

SKEW2

RCLK

任

1

t

PAES

2

1

t

PAES

2

t

ENS

t

ENH

6163 drw24

注意事项：

1. n =

PAE

抵消。

2. t

SKEW2

是一个上升缘WCLK和RCLK上升边缘，以保证之间的最小时间

PAE

将变为高电平（后1 RCLK周期加吨

PAES

） 。如果间隔时间

WCLK的上升沿和RCLK的上升沿小于吨

SKEW2

，则

PAE

取消断言可能会延迟一个额外的RCLK周期。

3.

PAE

被确认和更新在WCLK唯一的上升沿。

4.通过在主复位设置PFM HIGH选择此模式。

图11.同步可编程几乎空标志时序

t

CLKH

WCLK

t

ENS

文

t

CLKL

t

ENH

t

PAFA

PAF

- 在FIFO （M + 1 ）的话

- 米字

在FIFO

t

PAFA

D - （ m + 1个）

在FIFO中字

RCLK

t

ENS

任

6163 drw25

注意事项：

1. m =

PAF

抵消。

2， D =最大的FIFO深度。

V- III ： D = 4096的IDT72V15160和8,192的IDT72V16160 ， 16,384为IDT72V17160和32,768的IDT72V18160 ， 65526的IDT72V19160 。

Vx的-Ⅲ为：D = 1024为IDT72V14320 ， 2048为IDT72V15320 ， 4096为IDT72V16320和8192为IDT72V17320 ， 16384为IDT72V18320和32768的

IDT72V19320.

3.

PAF

被断言为低电平WCLK过渡和恢复到高点RCLK过渡。

4.通过在主复位设置PFM LOW选择此模式。

图12.异步可编程几乎满标志时序

24