IDT72V15160/16160/17160/18160/19160
- 3.3V 16位V- III多媒体FIFO
IDT72V14320 / 15320 /一万七千三百二十分之一万六千三百二十〇 /一万九千三百二十〇分之一万八千三百二 - 3.3V 32位VX -III多媒体FIFO
产业
温度范围
在低
太太） ，
该
PAE
被置为低电平在低到高的转变
的RCLK 。
PAE
复位到高的WCLK的低到高的转变。
类似地，
PAF
被置为低电平在WCLK的低到高的过渡，
PAF
复位到高RCLK的低到高的转变。
如果同步
PAE / PAF
被选中时（ PFM ，高配置
MRS）的
PAE
被确认和更新在RCLK的上升沿仅与
不WCLK 。同样，
PAF
被确认和更新在WCLK的上升沿
而不是只RCLK 。希望的模式是在主复位的配置
可编程旗模式（ PFM ）引脚的状态。
的话， M =全偏移值） 。默认设置此值，则说明
脚注表1中。
如果异步
PAF
被选择的配置，所述
PAF
为低电平
在写时钟（ WCLK ）的低到高的转变。
PAF
被复位到高电平
在读时钟（ RCLK ）的低到高的转变。如果同步
PAF
被选择的配置，所述
PAF
被更新了的WCLK的上升沿。
可编程几乎空标志（
PAE
)
可编程几乎空标志（ PAE）将当FIFO变低
到达几乎空状态。
PAE
将变低时，有N个字
或在FIFO以下。的偏移量“n”是空的偏移值。默认设置
此值被表示在表1的脚注。
如果异步
PAE
被选择的配置，所述
PAE
为低电平
在读时钟（ RCLK ）的低到高的转变。
PAE
被复位到高电平
在写时钟（ WCLK ）的低到高的转变。如果同步
PAE
被选择的配置，所述
PAE
更新在RCLK的上升沿。
半满标志（
HF
)
这个输出表明一个半满的FIFO。上升WCLK优势，填补了FIFO
超过半满套
HF
低。该标志将保持低电平，直到之间的差异
的写指针和读指针变为小于或等于一半的总深度的
的装置;上升RCLK边缘，完成此条件集
HF
高。
如果没有读取复位后执行（MRS或
PRS ） ， HF
之后将变低
（D / 2 + 1）写入到FIFO中，其中D =在可用的单词总数
FIFO。
因为
HF
由两个RCLK和WCLK更新，它被认为是
异步的。
数据输出（Q
0
-Q
n
)
(Q
0
-Qn ）是16位或32位宽的数据的数据输出。
输出：
满标志（
FF
)
当FIFO满时
FF
将变低，抑制了进一步的写操作。
当
FF
为高电平时， FIFO未满。如果没有读出复位后执行
（任
太太
or
PRS ） ， FF
将变低d后写入FIFO （D =总数
话） 。
FF
是同步和更新在WCLK的上升沿。
FF
是一个双
注册缓冲输出。
空标志（
EF
)
当FIFO是空的，
EF
将变低，抑制了进一步的读取操作。
当
EF
为高电平时， FIFO不为空。
EF
是同步和更新在RCLK的上升沿。
EF
是一个双
注册缓冲输出。
可编程几乎满标志（
PAF
)
可编程几乎满标志（ PAF）会当FIFO变低
达到几乎满状态。如果没有读取后复位（ MRS）中进行。
PAF
会后低（D - M）字写入FIFO 。 （D =总数
14
