IDT72281/72291
CMOS SuperSync FIFO 65,536 ×9和131,072 ×9
商业和工业
温度范围
FWFT / SI
FWFT / SI
WCLK
文
IR
IDT
72281
72291
传输时钟
RCLK
OR
任
OE
GND
n
Dn
写时钟
写使能
输入就绪
FWFT / SI
WCLK
文
IR
IDT
72281
72291
RCLK
任
OR
OE
Qn
读时钟
读使能
输出就绪
OUTPUT ENABLE
n
数据输出
4675 DRW 25
DATA IN
n
Dn
Qn
对131,072 ×9和262,144 ×9深度扩展图22.框图
深度扩展配置（ FWFT模式）
该IDT72281能容易地适应于需要深度更大的应用
超过65,536和131,072与9位总线宽度的IDT72291 。在FWFT
模式中， FIFO的可串联（一个FIFO的数据输出端被连接
连接到下一个必要的没有外部逻辑数据输入）。该
得到的结构提供了等同于深度的总和的总深度
每个单独的FIFO相关联。图24示出了使用深度扩展
2 IDT72281 / 72291设备。
应注意在主复位所有FIFO的选择FWFT模式
在深度扩展配置。写入到一个空的第一个字
配置将通过从一个FIFO进入下一个（ "ripple down" ），直到最后
出现在最后的FIFO中的输出链无读取操作
必要的，但每个FIFO的RCLK必须是自由运行的。每次数据
词出现在同一FIFO的输出，该设备的线路或变低，
使写行中的下一个FIFO中。
对于一个空扩展配置，所需的时间量所花费
OR
of
在链中的最后一个FIFO中变为低电平（即有效数据出现在最后的FIFO的
输出）后一个字被写入第一FIFO的延迟的总和
对于每个单独的FIFO ：
（N - 1）* （4 *传送时钟）+ 3 * T
RCLK
其中，N是FIFO中，在膨胀和T的数目
RCLK
是RCLK周期。
需要注意的是额外的周期应为的可能性吨被添加
SKEW3
说明书并不WCLK和传送时钟，或RCLK和转印之间遇到
时钟，对
OR
FL AG 。
该"ripple down"延迟是唯一明显的写入到一个空的第一个字
深度扩展配置。将不会有明显的延迟为后续
字写的配置。
从一个完整的深度扩展阅读创建的第一个空闲位置
配置将"bubble up"从最后的FIFO到前一个，直到它最后
移动到该链的第一FIFO 。一个自由位置是在一个建立的每个时间
FIFO中的链，即先进先出的
IR
线变为低电平，使前述的FIFO
写一个字来填充它。
对于一个完整的膨胀结构中，所需的时间量所花费
IR
第一
FIFO的链中的一个字后变为低电平已读出的最后的FIFO是
延迟为每个单独的FIFO的总和：
（N - 1 ） * （ 3 *传送时钟） + 2 T
WCLK
其中，N是FIFO中，在膨胀和T的数目
WCLK
是WCLK
期。需要注意的是额外的周期应为的可能性吨被添加
SKEW1
说明书并不RCLK和传送时钟，或WCLK和转印之间遇到
时钟，对
IR
FL AG 。
传送时钟线应该连接到任何WCLK和RCLK为准
是更快的。这两个操作导致数据移动，尽可能快地，向
链的端部和自由位置，以链的开头。
25
