位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第828页 > IDT72274L20G > IDT72274L20G PDF资料 > IDT72274L20G PDF资料1第23页
IDT72264 / 72274可变宽度SUPERSYNC FIFO
（ 8192 ×18或16384 ×9 ）和（ 16384 ×18或32768 ×9 ）
t
CLK
t
CLKH
RCLK
t
LDS
t
LDH
t
LDH
t
CLKL
商业温度范围
LD
t
ENS
t
ENH
t
ENH
任
t
A
Q0 - 尺寸Qn
输出寄存器数据
PAE OFFSET
PAF OFFSET
3218 DRW 16
t
A
图13.可编程标志寄存器并行读取（ IDT标准和FWFT模式）
注意：
1.
OE
ULOW
t
CLKH
t
CLKL
WCLK
t
ENS
t
ENH
文
N个字
在FIFO
内存
t
PAE
t
SKEW2
RCLK
1
t
PAE
PAE
在FIFO存储器n个字
(1,2)
(3)
N + 1字FIFO存储器
2
t
ENS
t
ENH
1
2
任
注意事项：
1.
PAE
偏移= N
2.数据输出寄存器不能算作在FIFO memory"一个"word 。由于在FWFT模式下，写入到一个空的FIFO中的第一个字去未经请求
到输出寄存器（不需要读出操作）时，它不包括在所述FIFO存储器计数。
3. t
SKEW2
是上升WCLK优势和上升RCLK边缘的之间的最小时间
PAE
后1 RCLK周期加吨变为高电平（
PAE
） 。如果时间
WCLK的上升沿和RCLK的上升沿之间小于吨
SKEW2
，则
PAE
取消断言可能会延迟一个额外的RCLK周期。
图14.可编程几乎空标志时序（ IDT标准和FWFT模式）
3218 DRW 17
23
