IDT72205LB / 72215LB / 72225LB / 72235LB / 72245LB CMOS SyncFIFO
256 ×18 ， 512 ×18 ， 1024 ×18 ， 2048 ×18 ，4096 ×18
商用和工业温度范围
WCLK
t
DS
D
0
- D
17
t
ENS
D
0 （第一次有效的写操作）
D
1
D
2
D
3
D
4
t
FRL(1)
t
SKEW2
RCLK
t
REF
t
ENS
t
A
Q
0
- Q
17
t
OLZ
t
OE
D
0
t
A
D
1
注意事项：
1.在t
SKEW2
最低规格，T
FRL
（最大值） = T
CLK
+ t
SKEW2
。当t
SKEW2
＆ LT ;最低规格，T
FRL
（最大值） =要么
2*t
CLK
+ t
SKEW2或
t
CLK
+ t
SKEW2
。该延迟时间仅适用于空边界（
EF
= LOW ） 。
2.第一个字是后可循环
EF
变高时，总是如此。
图7.第一个数据字复位延迟具有同时读取和写入后
2766 DRW 09
不写
不写
WCLK
t
SKEW1
D
0
- D
17
(1)
t
DS
数据写入
t
WFF
t
WFF
t
SKEW1
(1)
t
DS
数据
写
t
WFF
RCLK
t
ENS
t
ENH
t
ENS
t
ENH
低
t
A
Q
0
- Q
17
输出寄存器数据
数据读取
t
A
下一个数据读
2766 DRW 10
注意：
1. t
SKEW1
是一个上升RCLK边缘与上升WCLK边缘，以保证之间的最小时间
FF
将在当前时钟周期变为高电平。如果
RCLK的上升沿和WCLK的上升沿之间的时间小于吨
SKEW1
，然后
FF
可以不改变状态，直到下一个WCLK边缘。
图8.全旗时间
10
