IDT70V7339S
高速512K ×18的同步行切换的双端口静态RAM
工业和商业温度范围
描述：
该IDT70V7339是一个高速512Kx18 （ 9Mbit ）同步
银行可切换的双端口SRAM分为64个独立的
8Kx18银行。该装置具有分开的两个独立的端口
控制，地址和I / O引脚的每个端口，使每个端口的访问
任何8Kx18存储器块尚未被访问的其它端口。
访问由通过银行控制端口转化为具体的银行
用户的直接控制之下地址引脚。
在控制，数据和地址输入寄存器，提供最低限度的设置
时间和保持时间。由这种方法所提供的定时纬度允许
系统被设计成具有非常短的周期时间。与输入数据
寄存器， IDT70V7339进行了优化，具有应用
在脉冲串的单向或双向数据流。自动断电
功能，通过CE控制
0
和CE
1
时，可允许芯片上的电路的每一个
端口进入一个极低的待机功耗模式。双芯片使还
便于深度扩展。
该70V7339可以支持3.3V或2.5V的工作电压
上的一个或两个端口，可控的OPT引脚。对于电源
该装置的核心（Ⅴ
DD
）保持在3.3V 。另请参阅
第19页上的功能说明。
引脚配置
(1,2,3,4)
1 1 /2 0 /0 1
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
IO
9L
B1
NC
B2
V
SS
B3
TDO
B4
NC
B5
BA
3L
B6
A
12L
B7
A
8L
B8
NC
B9
V
DD
B10
CLK
L
CNTEN
L
A
4L
B11
B12
B13
A
0L
B14
选择
L
B15
NC
B16
V
SS
B17
NC
C1
V
SS
C2
NC
C3
TDI
C4
BA
4L
C5
BA
0L
C6
A
9L
C7
NC
C8
CE
0L
C9
V
SS
C10
ADS
L
C11
A
5L
C12
A
1L
C13
V
SS
V
DDQR
I / O
8L
C14
C15
C16
NC
C17
V
DDQL
I / O
9R
V
DDQR
PL /
FT
L
BA
5L
BA
1L
D1
D2
D3
D4
D5
D6
A
10L
D7
UB
L
D8
CE
1L
D9
V
SS
D10
读/写
L
D11
A
6L
D12
A
2L
D13
V
DD
D14
I / O
8R
D15
NC
D16
V
SS
D17
NC
E1
V
SS
E2
I / O
10L
E3
NC
E4
BA
2L
A
11L
A
7L
LB
L
V
DD
OE
L
重复
L
A
3L
V
DD
NC
E14
V
DDQL
I / O
7L
E15
E16
I / O
7R
E17
I / O
11L
F1
NC
F2
V
DDQR
I / O
10R
F3
F4
I / O
6L
F14
NC
F15
V
SS
F16
NC
F17
V
DDQL
I / O
11R
G1
G2
NC
G3
V
SS
G4
V
SS
G14
I / O
6R
G15
NC
G16
V
DDQR
G17
NC
H1
V
SS
H2
I / O
12L
H3
NC
H4
NC
V
DDQL
I / O
5L
H15
H16
NC
H17
V
DD
J1
NC
J2
V
DDQR
I / O
12R
J3
J4
70V7339BF
BF-208
(5)
208引脚FPBGA
顶视图
(6)
H14
V
DD
J14
NC
J15
V
SS
J16
I / O
5R
J17
V
DDQL
V
DD
K1
K2
V
SS
K3
V
SS
K4
V
SS
K14
V
DD
K15
V
SS
V
DDQR
K16
K17
I / O
14R
L1
V
SS
L2
I / O
13R
V
SS
L3
L4
I / O
3R
V
DDQL
I / O
4R
L14
L15
L16
V
SS
L17
NC
M1
I / O
14L
V
DDQR
I / O
13L
M2
M3
M4
NC
M14
I / O
3L
M15
V
SS
M16
I / O
4L
M17
V
DDQL
N1
NC
N2
I / O
15R
V
SS
N3
N4
V
SS
N14
NC
N15
I / O
2R
V
DDQR
N16
N17
NC
P1
V
SS
P2
NC
P3
I / O
15L
P4
P5
P6
P7
P8
P9
P10
P11
P12
P13
I / O
1R
V
DDQL
P14
P15
NC
P16
I / O
2L
P17
I / O
16R
I / O
16L
V
DDQR
R1
R2
R3
NC
R4
TRST
BA
3R
A
12R
R5
R6
R7
A
8R
R8
NC
R9
V
DD
R10
CLK
R
CNTEN
R
A
4R
R11
R12
R13
NC
R14
I / O
1L
R15
V
SS
R16
NC
R17
V
SS
T1
NC
T2
I / O
17R
TCK
T3
T4
BA
4R
BA
0R
T5
T6
A
9R
T7
NC
T8
CE
0R
T9
V
SS
T10
ADS
R
T11
A
5R
T12
A
1R
T13
V
SS
T14
V
DDQL
I / O
0R
V
DDQR
T15
T16
T17
NC
U1
I / O
17L
V
DDQL
TMS
U2
U3
U4
BA
5R
BA
1R
U5
U6
A
10R
U7
UB
R
U8
CE
1R
U9
V
SS
U10
读/写
R
A
6R
U12
A
2R
U13
V
SS
U14
NC
U15
V
SS
U16
NC
U17
V
SS
NC
PL /
FT
R
NC
BA
2R
A
11R
A
7R
LB
R
V
DD
OE
R
A
3R
A
0R
V
DD
选择
R
NC
I / O
0L
,
5628 DRW 02C
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须连接到接地电源。
4.包体约为仅为15mm×仅为15mm× 1.4毫米，具有0.8mm焊球间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
6.42
2
