IDT70V24S/L
HIGH -SPEED 3.3V 4K ×16双口静态RAM
商业级温度范围
AC电气特性在
工作温度和电源电压范围
(6)
IDT70V24X25
符号
忙碌计时（M /
S
= V
IH
)
t
BAA
t
北京经济技术开发区
t
BAC
t
BDC
t
APS
t
BDD
参数
分钟。
—
—
—
—
5
—
20
0
20
—
—
马克斯。
25
25
25
25
—
35
—
—
—
55
50
IDT70V24X35
分钟。
—
—
—
—
5
—
25
0
25
—
—
马克斯。
35
35
35
35
—
35
—
—
—
60
55
S
IDT70V24X55
分钟。
—
—
—
—
5
—
25
0
25
—
—
马克斯。
45
45
45
45
—
40
—
—
—
80
75
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2740 TBL 13
忙
从地址匹配访问时间
忙
禁止时间从地址不匹配
忙
从芯片的低访问时间
忙
禁止时间从芯片高
仲裁优先建立时间
(2)
(3)
忙
禁止以有效数据
写后举行
忙
(5)
t
WH
忙碌计时（M /
S
= V
IL
)
t
WB
忙
输入写
(4)
写后举行
忙
(5)
t
WH
端口到端口延迟时序
t
WDD
t
DDD
写脉冲数据延迟
(1)
写数据有效读取数据的延迟
(1)
注意事项：
1.端口到端口通过RAM单元延迟写入端口读取端口，请参考阅读"Timing波形随着
忙
(M /
的写出来与端口到端口延迟（M /
S
= L）， " 。
2.为了确保两个端口的较早者获胜。
3. t
BDD
是一个计算出的参数，是为0ns越大，叔
WDD
– t
WP
（实际的） ，或T
DDD
– t
DW
（实际的） 。
4.为确保写周期的争用口"A"期间禁止端口"B" 。
5.为了确保写周期的争用口"A"完成后，在端口"B" 。
6. "X"部分数字表示额定功率（S或L ） 。
= H） "或"Timing波形
时序读取波形与
忙
(M/
S
= V
IH
)
(2,4,5)
t
WC
ADDR
＆ QUOT ; A＆ QUOT ;
MATCH
t
WP
R/
W
＆ QUOT ; A＆ QUOT ;
t
DW
t
DH
有效
t
APS的（1）
数据
在"A"
ADDR
＆ QUOT ; B＆ QUOT ;
t
BAA
MATCH
t
北京经济技术开发区
t
BDD
忙
＆ QUOT ; B＆ QUOT ;
t
WDD
数据
OUT "B"
注意事项：
1.为了确保两个端口的较早者获胜。吨
APS
被忽略的M /
S
= V
IL
（ SLAVE ） 。
2.
CE
L
=
CE
R
= V
IL
.
3.
OE
= V
IL
为读端口。
4.如果M /
S
= V
IL
（ SLAVE ）
忙
为输入。然后在这个例子
忙
＆ QUOT ; A＆ QUOT ;
= V
IH
和
忙
＆ QUOT ; B＆ QUOT ;
输入如上所示。
5.所有的时序是相同的左，右端口。端口"A"可以是左或右端口。港口"B"从口"A"港口对面。
有效
t
DDD
(3)
2911 DRW 12
6.38
10
