IDT70V18L
高速3.3V 64K ×9双端口静态RAM
初步
工业和商业温度范围
AC电气特性在
工作温度和电源电压范围
70V18L15
Com'l只有
符号
忙
时序（M / S = V
IH
)
t
BAA
t
北京经济技术开发区
t
BAC
t
BDC
t
APS
t
BDD
t
WH
忙
从地址匹配访问时间
忙
禁止时间从地址不匹配
忙
从芯片的访问时间启用低
忙
从芯片的访问时间启用高
仲裁优先建立时间
(2)
忙
禁止以有效数据
(3)
写后举行
忙
(5)
____
70V18L20
Com'l
&工业
分钟。
马克斯。
单位
参数
分钟。
马克斯。
15
15
15
15
____
____
20
20
20
17
____
ns
ns
ns
ns
ns
ns
ns
____
____
____
____
____
____
5
____
5
____
15
____
17
____
12
15
忙
时序（M / S = V
IL
)
t
WB
t
WH
忙
输入写
(4)
写后举行
忙
(5)
0
12
____
0
15
____
ns
ns
____
____
端口到端口延迟时序
t
WDD
t
DDD
写脉冲数据延迟
(1)
写数据有效读取数据的延迟
(1)
____
30
25
____
45
30
ns
ns
4854 TBL 14
____
____
注意事项：
1.端口到端口通过RAM单元延迟写入端口读取端口，请参阅QUOT ＆ ;写时序波形与端口到端口读取和
忙
（ M / S = V
IH
） ＆ QUOT ;.
2.为了确保两个端口的较早者获胜。
3. t
BDD
是一个计算出的参数，并且是0越大，叔
WDD
– t
WP
（实际的） ，或T
DDD
– t
DW
（实际的） 。
4.为确保写周期的争端口"A"期间禁止端口"B" 。
5.为了确保写周期的争端口"A"完成后，在端口"B" 。
10
