位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1404页 > AS7C33512PFS18A > AS7C33512PFS18A PDF资料 > AS7C33512PFS18A PDF资料1第5页
AS7C33512PFS18A
信号说明
信号
CLK
A,A0,A1
DQ [ A，B]
CE0
CE1 ， CE2
ADSP
ADSC
ADV
GWE
BWE
BW [ A，B]
OE
LBO
ZZ
NC
I / O
I
I
I / O
I
I
I
I
I
I
I
I
I
I
I
-
性能
时钟
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
ASYNC
STATIC
ASYNC
-
描述
时钟。除了OE ， ZZ所有输入，
LBO
是同步的该时钟。
地址。采样时，所有的芯片都能够积极ADSC或ADSP断言。
数据。当芯片被使能和OE激活驱动作为输出。
主控芯片使能。采样时钟边沿时， ADSP和ADSC有效。当CE0是
不活动的， ADSP被阻止。请参阅同步真值表以获取更多信息。
同步芯片使。高电平有效和低电平有效，分别为。采样时钟
边当ADSC有效，或当CE0和ADSP活跃。
地址选通信号（处理器） 。置为低电平来加载一个新的地址或进入待机模式。
地址选通（控制器） 。置为低电平来加载一个新的地址或进入待机模式。
突发推进。低电平持续一阵读/写。
全局写使能。置为低电平写入所有18位。当HIGH ， BWE和BW [ A，B]
控制写使能。
字节写使能。置为低电平与GWE = HIGH ，使BW [ A，B]投入的效果。
写使能。用于控制单个字节写入时GWE = HIGH和BWE =
低。如果任何带宽的[A，B ]为活性与GWE = HIGH和BWE =低电平的周期是写入
周期。如果所有的BW [一，b]上是不活动的，则该循环是一个读周期。
异步输出使能。 I / O引脚被驱动时， OE处于活动状态，芯片在读
模式。
选择连拍模式。当连接到V
DD
或悬空，设备遵循交错突发
顺序。当驱动为低电平，器件如下的线性突发顺序。
这个信号在内部上拉
高。
贪睡。放置器件进入低功耗模式;数据将被保留。连接至GND ，如果未使用。
无连接
贪睡模式
暂停模式是低电流，其中，所述装置被取消和电流掉电模式减少到我
SB2
。的持续时间
暂停模式是由时间的长短ZZ处于高状态所决定的。
该ZZ引脚是异步的，积极的高投入，导致设备进入暂停模式。
当ZZ引脚变为逻辑高电平，我
SB2
经过时间t可保证
ZZI
得到满足。进入暂停模式，所有输入除ZZ后
被禁止，所有输出到高阻。任何操作进入暂停模式时挂起，不能保证成功完成。
因此，暂停模式（读或写）不能启动，直到有效的未决操作完成。同样，在退出的时候
吨在暂停模式
PUS
只有取消选定或读周期，而SRAM被转换了贪睡应给予
模式。
11/30/04; v.2.2
半导体联盟
5 20
