位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第68页 > AS7C33256PFS18B > AS7C33256PFS18B PDF资料 > AS7C33256PFS18B PDF资料1第1页
十二月2004
AS7C33256PFS18B
3.3V 256K
×
18管线突发同步SRAM
特点
组织： 262,144字× 18位
快速的时钟速度为200 MHz的
快速时钟到数据存取： 3.0 / 3.5 / 4.0纳秒
快速OE访问时间： 3.0 / 3.5 / 4.0纳秒
完全同步寄存器到寄存器操作
单周期解选
异步输出使能控制
可提供100引脚TQFP封装
单个字节的写入和全局写
多芯片能够很容易地扩展
线性或交错突发控制
贪睡模式，降低功耗，待机
常见的数据输入和数据输出
3.3V内核电源
2.5V或3.3V的I /带独立V O操作
DDQ
逻辑框图
LBO
CLK
ADV
ADSC
ADSP
A[17:0]
CLK
CS
CLR
突发的逻辑
18
16
18
18
18
Q
D
CS
地址
注册
CLK
256K × 18
内存
ARRAY
18
GWE
BW
b
BWE
BW
a
CE0
CE1
CE2
D
DQB
Q
CLK
D
DQA
Q
CLK
D
字节写
注册
字节写
注册
启用
注册
Q
OE
2
输入
注册
CLK
CE
CLK
ZZ
产量
注册
CLK
动力
下
D
启用
Q
延迟
注册
CLK
OE
18
DQ [ A，B]
选购指南
–200
最小周期时间
最大时钟频率
最大时钟存取时间
最大工作电流
最大待机电流
最大的CMOS待机电流（DC）的
5
200
3.0
375
130
30
–166
6
166
3.5
350
100
30
–133
7.5
133
4
325
90
30
单位
ns
兆赫
ns
mA
mA
mA
12/10/04; v.1.7
半导体联盟
19 P. 1
版权所有联半导体公司。版权所有。
