位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第437页 > AS7C33256NTD18B > AS7C33256NTD18B PDF资料 > AS7C33256NTD18B PDF资料1第1页
2005年2月
AS7C33256NTD18B
3.3V 256K × 18的SRAM流水线与NTD
TM
特点
组织： 262,144字× 18位
NTD
架构，高效的总线操作
快速的时钟速度为200 MHz的
快速时钟到数据存取： 3.0 / 3.5 / 4.0纳秒
快速OE访问时间： 3.0 / 3.5 / 4.0纳秒
完全同步操作
异步输出使能控制
提供100引脚TQFP封装
字节写使能
时钟使能保持操作
逻辑框图
A[17:0]
18
D
多芯片能够很容易地扩展
3.3V核心供电
2.5V或3.3V的I /带独立V O操作
DDQ
自定时写周期
交错或线性脉冲模式
贪睡模式，待机操作
地址
注册
突发的逻辑
Q
18
CLK
CE0
CE1
CE2
读/写
BWA
BWB
ADV / LD
LBO
ZZ
DQ [ A：B ]
18
写入延迟
地址。注册
CLK
D
Q
18
控制
逻辑
CLK
CLK
写缓冲器
256K ×18
SRAM
ARRAY
D
数据
Q
输入
注册
CLK
18
18
18
18
CLK
CEN
CLK
OE
产量
注册
18
OE
DQ [ A：B ]
选购指南
-200
最小周期时间
最大时钟频率
最大时钟存取时间
最大工作电流
最大待机电流
最大的CMOS待机电流（DC）的
5
200
3.0
375
135
30
-166
6
166
3.5
350
120
-133
7.5
133
4
325
110
单位
ns
兆赫
ns
mA
mA
mA
30
30
2/8/05;
v.1.5
半导体联盟
18 P. 1
版权所有联半导体公司。版权所有。
