位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1194页 > AS7C251MPFD36A-133TQC > AS7C251MPFD36A-133TQC PDF资料 > AS7C251MPFD36A-133TQC PDF资料1第5页
AS7C251MPFD32A
AS7C251MPFD36A
信号说明
针
CLK
A,A0,A1
DQ [A，B ， C，D ]
CE0
CE1 ， CE2
ADSP
ADSC
ADV
GWE
BWE
BW [A，B ， C，D ]
OE
LBO
ZZ
NC
I / O
I
I
I / O
I
I
I
I
I
I
I
I
I
I
I
-
性能
时钟
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
SYNC
ASYNC
STATIC
ASYNC
-
描述
时钟。除了OE ， ZZ和LBO所有的输入是同步的这个时钟。
地址。采样时，所有的芯片能够被激活，当ADSC或ADSP断言。
数据。驱动作为输出时，该芯片被使能，当OE为活动状态。
主控芯片使能。采样时钟边沿时， ADSP和ADSC有效。当CE0是无效的，
ADSP被阻止。请参阅“同步真值表”的详细信息。
同步芯片启用，高和低电平，分别激活。采样时钟边沿时，
ADSC有效，或当CE0和ADSP活跃。
地址选通处理器。置为低电平来加载一个新的地址或进入待机模式。
地址选通控制。置为低电平来加载一个新的地址或进入待机模式。
提前。低电平持续一阵读/写。
全局写使能。置为低电平写入所有32/36位。当高， BWE和BW [ A：D ]控制写入
启用。
字节写使能。置为低电平以GWE高，令体重的影响[ A：D ]投入。
写使能。用于控制单个字节写入时， GWE高， BWE低。如果任一
BW [ A：D ]是活性与GWE高和BWE低，周期为写周期。如果所有BW [ A：D ]是无效的，
该周期是读周期。
异步输出使能。 I / O引脚被驱动时， OE处于活动状态，芯片处于读模式。
选择连拍模式。当连接到V
DD
或悬空，设备遵循交错突发秩序。当
驱动为低电平，器件如下的线性突发顺序。
这个信号被拉高。
贪睡。放置器件进入低功耗模式;数据将被保留。连接至GND ，如果未使用。
无连接
贪睡模式
暂停模式是低电流，其中，所述装置被取消和电流掉电模式减少到我
SB2
。的持续时间
暂停模式是由时间的长短ZZ处于高状态所决定的。
该ZZ引脚是异步的，积极的高投入，导致设备进入暂停模式。
当ZZ引脚变为逻辑高电平，我
SB2
经过时间t可保证
ZZI
得到满足。进入暂停模式后，除ZZ所有输入为
残疾人和所有输出到高阻。任何操作进入暂停模式时挂起，不能保证成功完成。
因此，暂停模式（读或写）不能启动，直到有效的未决操作完成。同样，在退出的时候
吨在暂停模式
PUS
只有取消选定或读周期，而SRAM被转换了瞌睡模式应给予。
2/11/05, v.1.1
半导体联盟
5 19
