位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1078页 > A42MX04-3TQ100ES > A42MX04-3TQ100ES PDF资料 > A42MX04-3TQ100ES PDF资料2第44页
40MX和42MX FPGA系列
表28
A40MX02时序特性（标称5.0V操作） （续）
（最坏情况下的商业条件，V
CC
= 4.75V ，T
J
= 70°C)
' -3 '速度
'-2 '速度
“-1”速度
“标准”速度
“ -F ”速度
参数说明
TTL输出模块时序
4
t
DLH
t
DHL
t
ENZH
t
ENZL
t
ENHZ
t
ENLZ
d
TLH
d
THL
数据 - 垫高
数据对垫低
启用
高
启用
低
PAD
PAD
Z
Z
to
to
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
3.3
4.0
3.7
4.7
7.9
5.9
0.02
0.03
3.8
4.6
4.3
5.4
9.1
6.8
0.02
0.03
4.3
5.2
4.9
6.1
10.4
7.7
0.03
0.03
5.1
6.1
5.8
7.2
12.2
9.0
0.03
0.04
7.2
8.6
8.0
10.1
17.1
12.6
0.04
0.06
ns
ns
ns
ns
ns
ns
NS / PF
NS / PF
启用垫高到
Z
启用垫低到
Z
三角洲低到高
台达高到低
CMOS输出模块时序
4
t
DLH
t
DHL
t
ENZH
t
ENZL
t
ENHZ
t
ENLZ
d
TLH
d
THL
注意事项：
1.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应该被用于估计
器件的性能。布线后的时序分析或模拟需要确定实际性能。
2.设置时间假设3.进一步测试扇出的信息可以从定时程序来获得。
3.保持时间为DFME1A宏可以大于0毫微秒。从Designer软件使用定时器工具来检查货舱
时间这个宏。
4.延迟的基础上35pF负载。
数据 - 垫高
数据对垫低
启用
高
启用
低
PAD
PAD
Z
Z
to
to
3.9
3.4
3.4
4.9
7.9
5.9
0.03
0.02
4.5
3.9
3.9
5.6
9.1
6.8
0.04
0.02
5.1
4.4
4.4
6.4
10.4
7.7
0.04
0.03
6.05
5.2
5.2
7.5
12.2
9.0
0.05
0.03
8.5
7.3
7.3
10.5
17.0
12.6
0.07
0.04
ns
ns
ns
ns
ns
ns
NS / PF
NS / PF
启用垫高到
Z
启用垫低到
Z
三角洲低到高
台达高到低
1 -3 8
v6.0
