位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XCS40XL-5VQ280I > XCS40XL-5VQ280I PDF资料 > XCS40XL-5VQ280I PDF资料1第39页
R
斯巴达和Spartan-XL系列现场可编程门阵列
会见。例如，如果一个处理器被控制读回，一个
中断可强制停止它的回读的中间。
这就需要停止时钟，并且因此违反
特定连接的阳离子。
该规范是强制性仅在时钟数据
前一个起始位的帧的结束。转让mech-
anism将过去六个月期间，将数据加载到移位寄存器
该帧的时钟周期之前，下面的起始位
框架。这个加载过程是动态的，并且是源
最大的高电平和低电平时间要求。
因此，本说明书仅适用于6个时钟
周期之前和包括任何起始位，其中包括
之前回读数据流中的第一个起始位时钟。
在其他时间，该帧数据是已经在寄存器和
寄存器是不是动态的。因此，它可以只被移出
像常规的移位寄存器。
用户必须精确地计算出读数的位置
相对于帧回数据。该系统必须跟踪
一个数据帧中的位置，并禁止中断的
前帧的边界。帧的长度和数据格式
列于
表16
和
表17 。
回读中止
当选择了回读中止选项，一个高至低
在RDBK.TRIG过渡终止复诵操作
化，并准备逻辑接受另一触发。
中止回读之后，额外的时钟（达人
每个配置的帧回读时钟）可能需要
重新初始化的控制逻辑。回读的状态指示，后跟
通过输出控制网RDBK.RIP标识。 RDBK.RIP是
高时的回读正在进行中。
时钟选择
CCLK是默认的时钟。然而，用户可以插入
在RDBK.CLK另一个时钟。回读的控制和数据
正在同步于RDBK.CLK的上升沿。如果回读
必须抑制由于安全原因，回读控制
网根本不接。 RDBK.CLK位于
右下芯片的角落。
违反最大高电平和低电平时间
规范的回读时钟
回读时钟的最大高电平和低电平时间
规范。在某些情况下，本说明书中也不能
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
39
