PD75216A
3.2
非端口引脚
双
功能引脚
–––
FIP控制器/
驱动器输出
销。
下拉
电阻可
在合并
逐位（掩码
选项）。
输入/输出
电路类型
*
I
引脚名称
T0至T9
I / O
产量
功能
数字输出高电压大电流
输出。
数字/段输出双功能
高电压高电流输出。
额外的引脚可以用作PORTH 。
数字/段输出双功能
高电压高电流输出。
静态输出也是可能的。
段输出高电压输出。
静态输出也是可能的。
段的高电压输出。
复位后
低层
（有一个片
芯片上拉
下
电阻器）或
高
阻抗
（无
下拉
电阻器）
T10 / S15到
T13/S12
T14/S11,
T15/S10
PH3到PH0
–––
S9
S0为S8
PPO
产量
–––
定时器/脉冲发生器的脉冲输出。
高
阻抗
D
TI0
SCK
SO
SI
INT4
输入
输入/输出
输入/输出
输入
输入
P13
P01
P02
P03
P00
外部事件脉冲输入的定时/计数器。
串行时钟输入/输出。
串行数据输入管脚或串行数据输入/输出。
串行数据输入或正常输入。
边缘检测向量中断输入（上升沿和下降沿
边缘检测）。
输入
输入
输入
B
F
G
B
B
INT0
INT1
INT2
BUZ
输入
P10
P11
边缘检测向量中断输入噪声
消除功能（可检测边选择） 。
边缘检测检验的输入（上升沿检测） 。
固定频率输出（蜂鸣器或系统时钟
修剪） 。
输入
B
输入
输入/输出
P12
P23
B
E
X1, X2
输入
–––
晶体/陶瓷连接引脚用于主系统时钟
振荡。
外部时钟输入到X1和其反相时钟输入到
X2.
XT1
XT2
RESET
V
PRE
V
负载
V
DD
V
SS
输入
–––
输入
–––
晶振引脚连接子系统时钟振荡。
外部时钟输入到XT1和XT2开放。
系统复位输入端（低电平有效） 。
FIP控制器/驱动器输出缓冲器的电源。
FIP控制器/驱动器下拉电阻连接引脚。
正电源。
GND电位。
B
I
I
–––
–––
–––
–––
–––
*
施密特触发输入盘旋。
10
